一種柵極驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明提供一種柵極驅(qū)動(dòng)電路。其包括多級(jí)GOA驅(qū)動(dòng)單元，每級(jí)GOA驅(qū)動(dòng)單元包括：信號(hào)傳入單元，其用于根據(jù)傳入信號(hào)輸出下拉控制信號(hào)；輸出單元，其控制端耦接在信號(hào)傳入單元的輸出端，使本級(jí)GOA驅(qū)動(dòng)單元輸出第一和第二柵極信號(hào)；上拉控制單元，其根據(jù)上拉信號(hào)輸出上拉控制信號(hào)；上拉維持單元，其根據(jù)上拉控制信號(hào)將輸出單元控制端的電位上拉至直流電源電位，從而使第一柵極信號(hào)和第二柵極信號(hào)維持在高電位。本發(fā)明采用單級(jí)GOA驅(qū)動(dòng)單元驅(qū)動(dòng)雙行柵線，減少柵極驅(qū)動(dòng)電路中TFT的使用數(shù)量，降低電路功耗，實(shí)現(xiàn)掃描驅(qū)動(dòng)電路的簡(jiǎn)化，使得顯示裝置能夠?qū)崿F(xiàn)窄邊框設(shè)計(jì)。
【專利說明】一種柵極驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體地說，涉及一種顯示裝置的柵極驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，通常在液晶顯示面板的陣列制程階段采用陣列基板柵極驅(qū)動(dòng)(GateDriver On Array, GOA)技術(shù)將柵極驅(qū)動(dòng)電路制作在陣列基板上，從而實(shí)現(xiàn)對(duì)柵線逐行掃描驅(qū)動(dòng)。該技術(shù)可減少外接IC的綁定(bonding)工序，并提尚液晶顯不面板的集成度。
[0003]自從低溫多晶娃(LowTemprature Poly-silicon, LTPS)出現(xiàn)后，由于 LTPS 半導(dǎo)體本身超高載流子迀移率的特性，面板周邊集成電路的設(shè)計(jì)成為行業(yè)關(guān)注的焦點(diǎn)。LTPS可采用離子布置技術(shù)調(diào)節(jié)TFT類型，因此，GOA電路可以配置為NM0S、PM0S或者CMOS類型。然而就光罩成本而言，CMOS和NMOS較PMOS需要更多道光罩制程，導(dǎo)致CMOS和NMOS的制造成本會(huì)大幅提升。而且CMOS類型的電路結(jié)構(gòu)過于復(fù)雜，很難做到超窄邊框的設(shè)計(jì)。特別是對(duì)于小尺寸的顯示裝置(如手機(jī)屏幕)來說，為了獲得更佳的用戶使用體驗(yàn)，邊框的尺寸顯得尤為重要。
[0004]此外，GOA電路的功耗也是顯示裝置性能的重要參考指標(biāo)?，F(xiàn)有技術(shù)中LTPSG0A驅(qū)動(dòng)電路結(jié)構(gòu)過于復(fù)雜，功耗較大。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題之一是現(xiàn)有技術(shù)中低溫多晶硅的GOA驅(qū)動(dòng)電路結(jié)構(gòu)過于復(fù)雜的技術(shù)缺陷。
[0006]為了解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供一種柵極驅(qū)動(dòng)電路，包括多級(jí)GOA驅(qū)動(dòng)單元，每級(jí)GOA驅(qū)動(dòng)單元包括:
[0007]信號(hào)傳入單元，其用于根據(jù)傳入信號(hào)輸出下拉控制信號(hào)；
[0008]輸出單元，其控制端耦接在信號(hào)傳入單元的輸出端，以根據(jù)下拉控制信號(hào)和第一時(shí)鐘脈沖信號(hào)下拉第一柵極信號(hào)輸出端的電位，以及根據(jù)下拉控制信號(hào)和第二時(shí)鐘脈沖信號(hào)下拉第二柵極信號(hào)輸出端的電位，使本級(jí)GOA驅(qū)動(dòng)單元輸出第一和第二柵極信號(hào)，所述第一和第二柵極信號(hào)為相鄰兩行柵線的掃描信號(hào)；
[0009]上拉控制單元，其根據(jù)上拉信號(hào)輸出上拉控制信號(hào)；
[0010]上拉維持單元，其親接在上拉控制單元的輸出端、輸出單元的控制端、第二柵極信號(hào)輸出端和直流電源之間，以根據(jù)上拉控制信號(hào)將輸出單元控制端的電位上拉至直流電源電位，從而使第一柵極信號(hào)和第二柵極信號(hào)維持在高電位。
[0011]在一個(gè)實(shí)施例中，每級(jí)GOA驅(qū)動(dòng)單元的第二柵極信號(hào)輸出端耦接在下一級(jí)GOA驅(qū)動(dòng)單元的信號(hào)傳入單元的輸入端，以根據(jù)當(dāng)前級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)啟動(dòng)下一級(jí)GOA驅(qū)動(dòng)單元。
[0012]在一個(gè)實(shí)施例中，每級(jí)GOA驅(qū)動(dòng)單元的第一和第二時(shí)鐘脈沖信號(hào)與其下一級(jí)GOA驅(qū)動(dòng)單元的第一和第二時(shí)鐘脈沖信號(hào)構(gòu)成一個(gè)時(shí)鐘周期，在時(shí)序上互相錯(cuò)開并且順次銜接。
[0013]在一個(gè)實(shí)施例中，所述輸出單元包括:
[0014]第一輸出晶體管，其柵極耦接在信號(hào)傳入單元的輸出端，其第一端接收第一時(shí)鐘信號(hào)，其第二端輸出第一柵極信號(hào)；
[0015]第二輸出晶體管，其柵極耦接在信號(hào)傳入單元的輸出端，其第一端接收第二時(shí)鐘信號(hào)，其第二端輸出第二柵極信號(hào)。
[0016]在一個(gè)實(shí)施例中，還包括降壓?jiǎn)卧?，所述降壓?jiǎn)卧ǖ谝唤祲弘娙莺?或第二降壓電容，其中，
[0017]第一降壓電容的第一端耦接在所述輸出單元控制端，第二端耦接在所述第一輸出晶體管的第二端，以根據(jù)第一時(shí)鐘信號(hào)下拉或者抬升所述輸出單元控制端的電位；
[0018]第二降壓電容的第一端耦接在所述輸出單元控制端，第二端耦接在所述第二輸出晶體管的第二端，以根據(jù)第二時(shí)鐘信號(hào)下拉所述輸出單元控制端的電位。
[0019]在一個(gè)實(shí)施例中，每級(jí)GOA驅(qū)動(dòng)單元的上拉信號(hào)為下一級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘信號(hào)，或者為下一級(jí)GOA驅(qū)動(dòng)單元輸出的第一柵極信號(hào)。
[0020]在一個(gè)實(shí)施例中，所述上拉維持單元包括:
[0021]第一上拉晶體管，其柵極耦接在所述上拉控制單元的輸出端，其第一端耦接直流電源，其第二端耦接在輸出單元的控制端；
[0022]第二上拉晶體管，其柵極耦接在所述上拉控制單元的輸出端，其第一端耦接直流電源，其第二端耦接在輸出單元的第二柵極信號(hào)輸出端；
[0023]其中，在上拉控制信號(hào)有效時(shí)第一和第二上拉晶體管導(dǎo)通，將輸出單元控制端的電位上拉至直流電源電位，并將第二柵極信號(hào)上拉至直流電源電位。
[0024]在一個(gè)實(shí)施例中，所述上拉維持單元進(jìn)一步包括:
[0025]防漏電晶體管，其柵極耦接在輸出單元的控制端，其第一端耦接直流電源，其第二端耦接在第一上拉晶體管和第二上拉晶體管的柵極；
[0026]其中，在輸出單元控制端為低電位的情況下所述防漏電晶體管導(dǎo)通，使第一和第二上拉晶體管的柵極保持在高電位，從而防止產(chǎn)生從直流電源到輸出單元控制端的漏電流。
[0027]在一個(gè)實(shí)施例中，所述上拉控制單元包括一上拉控制晶體管，其柵極短接第一端，以接收上拉信號(hào)，其第二端耦接在所述第一和第二上拉晶體管的柵極。
[0028]在一個(gè)實(shí)施例中，所述信號(hào)傳入單元包括一信號(hào)傳入晶體管，其柵極短接第一端，以接收傳入信號(hào)，其第二端耦接在所述輸出單元的控制端。
[0029]與現(xiàn)有的GOA驅(qū)動(dòng)單元相比，本發(fā)明具有以下優(yōu)點(diǎn)。
[0030]1、本發(fā)明通過采用單級(jí)GOA驅(qū)動(dòng)單元驅(qū)動(dòng)雙行柵線，減少柵極驅(qū)動(dòng)電路中TFT的使用數(shù)量，降低電路功耗，實(shí)現(xiàn)掃描驅(qū)動(dòng)電路的簡(jiǎn)化，使得顯示裝置能夠?qū)崿F(xiàn)窄邊框設(shè)計(jì)。
[0031]2、本發(fā)明相鄰兩級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘脈沖信號(hào)和第二時(shí)鐘脈沖信號(hào)構(gòu)成一個(gè)時(shí)鐘周期，并在時(shí)序上互相錯(cuò)開并且順次銜接，完成上拉維持作用，解決目前LTPS GOA電路中上拉維持電路部分在非作用期間的冗長(zhǎng)的電路架構(gòu)問題。
[0032]3、本發(fā)明采用直流電源的高電位完成在GOA驅(qū)動(dòng)單元非作用期間持續(xù)上拉Q[N]點(diǎn)電位，并將輸出的柵極掃描信號(hào)上拉至高點(diǎn)位，保證電路時(shí)序功能完整。
[0033]4、本發(fā)明在上拉維持單元中設(shè)置防漏電晶體管，可以防止本級(jí)GOA驅(qū)動(dòng)單元在作用期間從直流電源到Q[N]點(diǎn)的漏電流，保證驅(qū)動(dòng)電路的穩(wěn)定。
[0034]本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

【專利附圖】

【附圖說明】
[0035]附圖用來提供對(duì)本申請(qǐng)技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說明書的一部分，但并不構(gòu)成對(duì)本申請(qǐng)技術(shù)方案的限制。
[0036]圖1a是根據(jù)本發(fā)明實(shí)施例一的第N級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0037]圖1b是根據(jù)本發(fā)明實(shí)施例一的第N+2級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0038]圖2是根據(jù)本發(fā)明實(shí)施例一的GOA驅(qū)動(dòng)單元工作時(shí)序圖；
[0039]圖3是根據(jù)本發(fā)明實(shí)施例二的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0040]圖4是根據(jù)本發(fā)明實(shí)施例二的GOA驅(qū)動(dòng)單元工作時(shí)序圖；
[0041]圖5是根據(jù)本發(fā)明實(shí)施例三的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0042]圖6是根據(jù)本發(fā)明實(shí)施例三的GOA驅(qū)動(dòng)單元工作時(shí)序圖；
[0043]圖7是根據(jù)本發(fā)明實(shí)施例四的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0044]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面以具有P型晶體管的LTPSGOA柵極驅(qū)動(dòng)電路為例，參照附圖詳細(xì)介紹GOA驅(qū)動(dòng)單元的電路結(jié)構(gòu)和工作原理。
[0045]實(shí)施例一
[0046]本實(shí)施例提供一種柵極驅(qū)動(dòng)電路，包括多級(jí)GOA驅(qū)動(dòng)單元，每級(jí)GOA輸出雙行柵線的掃描信號(hào)。圖1a和圖1b分別是根據(jù)本實(shí)施例的柵極驅(qū)動(dòng)電路第N級(jí)和第N+2級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。圖中僅顯示了多級(jí)GOA驅(qū)動(dòng)單元中的相鄰兩級(jí)。由于每級(jí)驅(qū)動(dòng)電路產(chǎn)生兩行柵線的掃描信號(hào)，為便于說明，將前一級(jí)GOA驅(qū)動(dòng)單元標(biāo)示為N，相鄰的后一級(jí)GOA驅(qū)動(dòng)單元標(biāo)示為N+2。圖1a和圖1b中所示的晶體管元件均為P型。
[0047]如圖1a所示，第N級(jí)GOA驅(qū)動(dòng)單元包括信號(hào)傳入單元100、輸出單元200、降壓?jiǎn)卧?00、上拉維持單元500和上拉控制單元600。
[0048]其中，信號(hào)傳入單元100包括信號(hào)傳入晶體管Tl。Tl的柵極與第一端短路連接，以接收傳入信號(hào)。在本實(shí)施例中，該傳入信號(hào)優(yōu)選為第N-2級(jí)GOA驅(qū)動(dòng)單元輸出的柵極信號(hào)G[N-1]。Tl的第二端耦接在輸出單元200的控制端(圖中Q[N]點(diǎn))，當(dāng)傳入信號(hào)到來時(shí)，Tl的第二端輸出下拉控制信號(hào)KD[N]。
[0049]輸出單元200的控制端耦接在信號(hào)傳入單元100的輸出端，以根據(jù)下拉控制信號(hào)KD[N]和第一時(shí)鐘脈沖信號(hào)CKl下拉第一柵極信號(hào)輸出端(圖中0[N]點(diǎn))的電位，以及根據(jù)下拉控制信號(hào)KD[N]和第二時(shí)鐘脈沖信號(hào)CK2下拉第二柵極信號(hào)輸出端(圖中0[N+1]點(diǎn))的電位。從而使第N級(jí)GOA驅(qū)動(dòng)單元輸出第一柵極信號(hào)G[N]和第二柵極信號(hào)G[N+1]，其中，第一柵極信號(hào)G[N]和第二柵極信號(hào)G[N+1]為相鄰兩行柵線的掃描信號(hào)。
[0050]具體而言，如圖1a所示，輸出單元200包括第一輸出晶體管T2和第二輸出晶體管T3o
[0051]第一輸出晶體管Τ2的柵極耦接信號(hào)傳入單元100的輸出端，接收下拉控制信號(hào)KD [N]。Τ2的第一端接收第一時(shí)鐘脈沖信號(hào)CKl，其第二端做為第一柵極信號(hào)輸出端而輸出第一柵極信號(hào)G [N]。
[0052]第二輸出晶體管Τ3的柵極耦接信號(hào)傳入單元100的輸出端，接收下拉控制信號(hào)KD [N]。Τ3的第一端接收第二時(shí)鐘脈沖信號(hào)CK2，其第二端做為第二柵極信號(hào)輸出端而輸出第二柵極信號(hào)G[N+1]。
[0053]降壓?jiǎn)卧?00包括第一降壓電容Cl。Cl的第一端耦接在輸出單元200控制端，Cl的第二端耦接在T2的第二端(圖中0[N]點(diǎn))，以根據(jù)第一時(shí)鐘信號(hào)CKl下拉或者抬升輸出單元200控制端，即Q[N]點(diǎn)的電位。需要強(qiáng)調(diào)的是，在第N行柵線的作用期間，第一降壓電容Cl可下拉Q[N]點(diǎn)的電位以保證第一輸出晶體管T2正常輸出；在第N+1行柵線的作用期間，第一降壓電容Cl還可適當(dāng)推高Q[N]點(diǎn)電位，從而保證在第N+1行柵線由作用狀態(tài)切換至非作用狀態(tài)時(shí)第二輸出晶體管T3快速關(guān)閉。
[0054]上拉控制單元500根據(jù)上拉信號(hào)輸出上拉控制信號(hào)KU[N]。在本實(shí)施例中，上拉信號(hào)優(yōu)選為時(shí)鐘信號(hào)CK3。如圖1b所示，時(shí)鐘信號(hào)CK3也是輸入到第N+2級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘信號(hào)。上拉控制單元500包括上拉控制晶體管T4。T4的柵極與第一端短路連接，以接收時(shí)鐘信號(hào)CK3。當(dāng)時(shí)鐘信號(hào)CK3到來時(shí)，T4的第二端輸出上拉控制信號(hào)KU[N]。
[0055]上拉維持單元600親接在上拉控制單元500的輸出端、輸出單元200的控制端、第二柵極信號(hào)輸出端(圖中0[N+1]點(diǎn))和直流電源VGH之間，以根據(jù)上拉控制信號(hào)KU[N]將Q[N]點(diǎn)上拉至直流電源VGH的電位，使T2和T3關(guān)閉，并將第二柵極信號(hào)G[N+1]上拉至高電位。從而在第N級(jí)GOA驅(qū)動(dòng)單元完成對(duì)第N行和第N+1行柵線的掃描驅(qū)動(dòng)之后，通過直流電源VGH將第一柵極信號(hào)G[N]和第二柵極信號(hào)G[N+1]維持在高電位，直到下一幀內(nèi)傳入信號(hào)的到來。
[0056]具體而言，上拉維持單元600包括第一上拉晶體管T6和第二上拉晶體管T7。T6的柵極耦接在上拉控制單元500的輸出端，其第一端耦接直流電源VGH，其第二端耦接在輸出單元200的控制端(圖中Q[N]點(diǎn))。T7的柵極耦接在上拉控制單元600的輸出端，其第一端耦接直流電源VGH，其第二端耦接在輸出單元700的第二柵極信號(hào)輸出端(圖中0[N+1]點(diǎn))。
[0057]上拉維持單元600還包括防漏電晶體管T5。T5的柵極耦接在輸出單元200的控制端，其第一端耦接直流電源VGH，其第二端耦接在第一上拉晶體管T6的和第二上拉晶體管T7的柵極。在Q[N]點(diǎn)為低電位的情況下，T5導(dǎo)通，使T6和T7的柵極保持在高電位，從而使得T6和T7處于關(guān)閉狀態(tài)，防止產(chǎn)生從直流電源VGH到Q [N]點(diǎn)的漏電流。
[0058]第N+2級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)與第N級(jí)類似，不同之處在于傳入信號(hào)和時(shí)鐘信號(hào)。
[0059]如圖1b所示，第N+2級(jí)GOA驅(qū)動(dòng)單元中Tl接收的傳入信號(hào)為第N級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)G[N+1]。T2的第一端接收的第一時(shí)鐘信號(hào)為CK3，T3的第一端接收的第二時(shí)鐘信號(hào)為CK4。T4的柵極與其第一端短路連接，以接收時(shí)鐘信號(hào)CKl。也就是說，在當(dāng)前級(jí)和下一級(jí)GOA驅(qū)動(dòng)單元中，CKl與CK3的輸入位置互換，CK2與CK4的輸入位置互換，每相鄰級(jí)均如此配置。
[0060]需要說明的是，第N級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘脈沖信號(hào)CKl和第二時(shí)鐘脈沖信號(hào)CK2與第N+2級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘脈沖信號(hào)CK3和第二時(shí)鐘脈沖信號(hào)CK4構(gòu)成一個(gè)時(shí)鐘周期，在時(shí)序上互相錯(cuò)開并且順次銜接。即CK1、CK2、CK3和CK4的脈沖寬度分別為25%時(shí)鐘周期。在本實(shí)施例提供的GOA驅(qū)動(dòng)單元中，合理配置CKl至CK4的工作時(shí)序并利用降壓?jiǎn)卧?00實(shí)現(xiàn)對(duì)Q [N]點(diǎn)電位的調(diào)整，可以在較少晶體管元件的情況下完成對(duì)第N行和第N+1行柵線的掃描驅(qū)動(dòng)。并在非作用期間保證Q[N]點(diǎn)維持在高電位，以使得第一柵極信號(hào)G[N]和第二柵極信號(hào)G[N+1]維持在高電位。
[0061]如圖1b所示，在本實(shí)施例中，第N級(jí)GOA驅(qū)動(dòng)電路的第二柵極信號(hào)輸出端(圖中O[N+1]點(diǎn))耦接在第N+2級(jí)GOA驅(qū)動(dòng)單元的信號(hào)傳入單元100的輸入端，以根據(jù)第N級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)G[N+1]啟動(dòng)第N+2級(jí)GOA驅(qū)動(dòng)單元。
[0062]以下結(jié)合圖2所示的信號(hào)時(shí)序圖詳細(xì)說明第N級(jí)GOA驅(qū)動(dòng)單元的工作原理。在圖2中，時(shí)段t0至t3構(gòu)成一個(gè)時(shí)鐘周期，時(shí)段t0至t3分別為25%時(shí)鐘周期。
[0063]在時(shí)段t0期間，傳入信號(hào)G[N_1]從高電位跳變至低電位，Tl導(dǎo)通，Tl輸出的下拉控制信號(hào)KD[N]為低電位，即將Q[N]的電位下拉至第一低電位。由于Q[N]為低電位，T2、T3和T5導(dǎo)通。T2導(dǎo)通，因?yàn)镃Kl為高電位進(jìn)而使輸出的第一柵極信號(hào)G[N]保持高電位。T3導(dǎo)通，因?yàn)镃K2為高電位進(jìn)而使T3輸出的第二柵極信號(hào)G[N+1]保持高電位。
[0064]由于CK3為高電位，T4截止。T5導(dǎo)通，使得T6和T7柵極電位保持在高電位VGH，從而T6和T7截止。這樣T6和T7可以保持在穩(wěn)定的截止?fàn)顟B(tài)，防止產(chǎn)生從高電位直流電源VGH到Q[N]點(diǎn)的漏電流，有利于保持GOA驅(qū)動(dòng)單元的穩(wěn)定性。
[0065]在時(shí)段tl期間，傳入信號(hào)G[N_1]從低電位跳變至高電位，Tl截止。Q[N]點(diǎn)為低電位，T2、T3和Τ5導(dǎo)通。Τ3導(dǎo)通，因?yàn)镃K2保持高電位，使得Τ3輸出的第二柵極信號(hào)G[N+1]保持高電位。T2導(dǎo)通，CKl由高電位跳變至低電位，使得T2輸出的第一柵極信號(hào)G[N]跳變?yōu)榈碗娢?。在時(shí)段tl的初始時(shí)刻，由于電容Cl第二端(圖中0[N]點(diǎn))由高電位跳變?yōu)榈碗娢唬虼穗娙軨l第一端(圖中Q[N]點(diǎn))由第一低電位變化為更低的第二低電位。在本實(shí)施例中，T2的柵極耦接在Q[N]點(diǎn)，T2的第一端為源極以接收第一時(shí)鐘信號(hào)CK1。由于T2為P型晶體管且柵極電位為更低的第二低電位，可保證在CKl跳變?yōu)榈碗娢坏那闆r下，T2的柵極和源極之間保持負(fù)壓差，使得T2仍然處于打開狀態(tài)，保證T2能夠正常輸出第一柵極信號(hào) G[N]。
[0066]在時(shí)段t2期間，傳入信號(hào)G[N_1]保持高電位，使得Tl截止。Q[N]點(diǎn)為低電位，T2、T3和T5導(dǎo)通。在t2時(shí)段的初始時(shí)刻，Q[N]點(diǎn)為第二低電位，T2和T3均導(dǎo)通。T3導(dǎo)通，CK2由高電位跳變至低電位，進(jìn)而使輸出的第二柵極信號(hào)G[N+2]為低電位。T2導(dǎo)通，CKl由低電位跳變至高電位，進(jìn)而使輸出的第一柵極信號(hào)G[N]為高電位。由于電容Cl第二端的電位從低電位跳變?yōu)楦唠娢唬沟肣[N]的電位由第二低電位推高至第一低電位。
[0067]在時(shí)段t3期間，傳入信號(hào)G[N_1]保持高電位，使得Tl和T5截止。由于CK3由高電位跳變至低電位，T4導(dǎo)通，從而T6和T7導(dǎo)通。T6導(dǎo)通，直流電源VGH向電容Cl充電，將Q[N]點(diǎn)上拉至高電位，進(jìn)而使得T2和T3截止。需要說明的是，由于在時(shí)段t2內(nèi)Q[N]的電位由第二低電位推高至第一低電位，直流電源VGH僅需較短的充電時(shí)間即可將Q[N]點(diǎn)上拉至高電位，以使得T2和T3迅速截止。
[0068]T2截止，使第一柵極信號(hào)G [N]仍然保持前一時(shí)段的高電位。T7導(dǎo)通，使得直流電源VGH將第二柵極信號(hào)G[N+1]的電位上拉至高電位。這樣以來，直流電源VGH將Q[N]點(diǎn)和第二柵極信號(hào)G[N+1]的電位持續(xù)上拉，直到下一個(gè)幀周期中傳入信號(hào)G[N-1]低電位脈沖到來。
[0069]以下說明第N+2級(jí)GOA驅(qū)動(dòng)單元的工作過程。
[0070]如上文所述，第N+2級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)與第N級(jí)類似，不同之處在于傳入信號(hào)和時(shí)鐘信號(hào)。其中，第N+2級(jí)GOA驅(qū)動(dòng)單元接收的傳入信號(hào)為G[N+1]，第一時(shí)鐘信號(hào)為CK3，第二時(shí)鐘信號(hào)為CK4。并且，第N+2級(jí)GOA驅(qū)動(dòng)單元接收的上拉信號(hào)為時(shí)鐘信號(hào)CKl。
[0071 ] 如圖2所示，與第N級(jí)GOA驅(qū)動(dòng)單元相比，第N+2級(jí)GOA驅(qū)動(dòng)單元接收的傳入信號(hào)和時(shí)鐘信號(hào)均延遲兩個(gè)時(shí)鐘脈沖。因此，Q[N+2]點(diǎn)電位的波形圖比Q[N]點(diǎn)電位的波形圖延遲兩個(gè)時(shí)鐘脈沖，第N+2級(jí)GOA驅(qū)動(dòng)單元輸出的第一柵極信號(hào)G[N+2]比G[N]延遲兩個(gè)時(shí)鐘脈沖，同樣的，第N+2級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)G[N+3]比G[N+1]延遲兩個(gè)時(shí)鐘脈沖。
[0072]從以上信號(hào)時(shí)序分析可以看出，本實(shí)施例提供的柵極驅(qū)動(dòng)電路可根據(jù)CK1、CK2、CK3和CK4的周期性變化完成連續(xù)四行柵線的驅(qū)動(dòng)掃描。本實(shí)施例通過設(shè)計(jì)單級(jí)控制雙行柵線掃描驅(qū)動(dòng)，能夠減少TFT使用數(shù)目，實(shí)現(xiàn)柵極驅(qū)動(dòng)電路的簡(jiǎn)化設(shè)計(jì)，并能降低電路功耗。并可使顯示裝置實(shí)現(xiàn)更窄邊框的設(shè)計(jì)。
[0073]實(shí)施例二
[0074]圖3是本實(shí)施例第N級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。本實(shí)施例的第N+2級(jí)GOA驅(qū)動(dòng)單元的結(jié)構(gòu)與圖3類似，不同之處在于傳入信號(hào)和時(shí)鐘信號(hào)。
[0075]與圖1a相比，本實(shí)施例中降壓?jiǎn)卧?00的結(jié)構(gòu)不同。具體而言，降壓?jiǎn)卧?00包括第二降壓電容C2。第二降壓電容C2的第一端耦接在輸出單元200的控制端(圖中Q[N]點(diǎn))，第二端耦接在第二輸出晶體管T3的第二端(圖中0[N]點(diǎn))，以根據(jù)第二時(shí)鐘信號(hào)CK2下拉Q [N]的電位。
[0076]以下結(jié)合圖4所示的信號(hào)時(shí)序圖詳細(xì)說明本實(shí)施例中第N級(jí)GOA驅(qū)動(dòng)單元的工作原理。
[0077]在時(shí)段t0期間，傳入信號(hào)G[N_1]從高電位跳變至低電位，Tl導(dǎo)通，Tl輸出的下拉控制信號(hào)KD[N]為低電位，即將Q[N]的電位下拉至第一低電位。由于Q[N]為低電位，T2、T3和T5導(dǎo)通。T2導(dǎo)通，因?yàn)镃Kl為高電位進(jìn)而使輸出的第一柵極信號(hào)G[N]保持高電位。T3導(dǎo)通，因?yàn)镃K2為高電位進(jìn)而使T3輸出的第二柵極信號(hào)G[N+1]保持高電位。
[0078]由于CK3為高電位，T4截止。T5導(dǎo)通，使得T6和T7柵極電位保持在高電位VGH，從而T6和T7處于穩(wěn)定的截止?fàn)顟B(tài)，防止產(chǎn)生漏電流。
[0079]在時(shí)段tl期間，傳入信號(hào)G[N_1]從低電位跳變至高電位，Tl截止。Q[N]點(diǎn)為低電位，T2、T3和Τ5導(dǎo)通。Τ3導(dǎo)通，由于CK2保持高電位，使得Τ3輸出的第二柵極信號(hào)G[N+1]保持高電位。由于電容Cl第二端保持在高電位，且與to時(shí)段電位相同，因此在時(shí)段tl內(nèi)電容Cl并未發(fā)生充電或者放電，因此Q[N]點(diǎn)的電位保持在第一低電位。T2導(dǎo)通，CKl由高電位跳變至低電位，使得輸出的第一柵極信號(hào)G[N]跳變?yōu)榈碗娢弧?br> [0080]在時(shí)段t2期間，傳入信號(hào)G[N_1]保持高電位，使得Tl截止。Q[N]點(diǎn)為低電位，T2、T3和T5導(dǎo)通。在t2時(shí)段的初始時(shí)刻，Q[N]點(diǎn)為第一低電位，T2和T3均導(dǎo)通。T3導(dǎo)通，由于CK2由高電位跳變至低電位，進(jìn)而使輸出的第二柵極信號(hào)G[N+2]為低電位。由于電容C2第二端(圖中0[N+1]點(diǎn))由高電位跳變?yōu)榈碗娢唬娙軨2第一端(圖中Q[N]點(diǎn))由第一低電位變化為更低的第二低電位。在本實(shí)施例中，T3的柵極耦接在Q[N]點(diǎn)，T3的第一端為源極以接收第二時(shí)鐘信號(hào)CK2。由于T3為P型晶體管且柵極電位為更低的第二低電位，可保證在CK2跳變?yōu)榈碗娢坏那闆r下，T3的柵極和源極之間保持負(fù)壓差，使得T3仍然處于打開狀態(tài)，保證T3能夠正常輸出第二柵極信號(hào)G[N+1]。T2導(dǎo)通，由于CKl由低電位跳變至高電位，進(jìn)而使輸出的第一柵極信號(hào)G[N]為高電位。
[0081]在時(shí)段t3期間，傳入信號(hào)G[N-1]保持高電位，使得Tl和T5截止。由于CK3由高電位跳變至低電位，T4導(dǎo)通，從而T6和T7導(dǎo)通。T6導(dǎo)通，直流電源VGH向電容Cl充電，將Q[N]點(diǎn)上拉至高電位，進(jìn)而使得T2和T3截止。T2截止，使第一柵極信號(hào)G[N]仍然保持前一時(shí)段的高電位。T7導(dǎo)通，使得直流電源VGH將第二柵極信號(hào)G[N+1]上拉至高電位。
[0082]第N+2級(jí)GOA驅(qū)動(dòng)單元的工作過程與第N級(jí)GOA驅(qū)動(dòng)單元類似。如圖4所示，Q[N+2]點(diǎn)電位的波形圖比Q[N]點(diǎn)電位的波形圖延遲兩個(gè)時(shí)鐘脈沖，第N+2級(jí)GOA驅(qū)動(dòng)單元輸出的第一柵極信號(hào)G[N+2]比G[N]延遲兩個(gè)時(shí)鐘脈沖，同樣的，第N+2級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)G[N+3]比G[N+1]延遲兩個(gè)時(shí)鐘脈沖。
[0083]實(shí)施例三
[0084]圖5顯示了本實(shí)施例的GOA驅(qū)動(dòng)單元的電路結(jié)構(gòu)示意圖。該電路是圖1a和圖2所示的兩種GOA驅(qū)動(dòng)單元的整合。
[0085]以下結(jié)合圖6所示的信號(hào)時(shí)序圖詳細(xì)說明本實(shí)施例中第N級(jí)GOA驅(qū)動(dòng)單元的工作原理。
[0086]在時(shí)段t0期間，傳入信號(hào)G[N_1]從高電位跳變至低電位，Tl導(dǎo)通，Tl輸出的下拉控制信號(hào)KD[N]為低電位，即將Q[N]的電位下拉至第一低電位。由于Q[N]為低電位，T2、T3和T5導(dǎo)通。T2導(dǎo)通，因?yàn)镃Kl為高電位進(jìn)而使輸出的第一柵極信號(hào)G[N]保持高電位。T3導(dǎo)通，因?yàn)镃K2為高電位進(jìn)而使T3輸出的第二柵極信號(hào)G[N+1]保持高電位。
[0087]在時(shí)段tl期間，傳入信號(hào)G[N_1]從低電位跳變至高電位，Tl截止。Q[N]點(diǎn)為低電位，T2、T3和Τ5導(dǎo)通。Τ3導(dǎo)通，由于CK2保持高電位，使得Τ3輸出的第二柵極信號(hào)G[N+1]保持高電位。T2導(dǎo)通，CKl由高電位跳變至低電位，使得輸出的第一柵極信號(hào)G[N]跳變?yōu)榈碗娢?。在時(shí)段tl的初始時(shí)刻，由于電容Cl第二端(圖中0[N]點(diǎn))由高電位跳變?yōu)榈碗娢唬娙軨l第一端(圖中Q[N]點(diǎn))由第一低電位變化為更低的第二低電位。在本實(shí)施例中，T2的柵極耦接在Q[N]點(diǎn)，T2的第一端為源極以接收第一時(shí)鐘信號(hào)CKl。由于T2為P型晶體管且柵極電位為更低的第二低電位，可保證在CKl跳變?yōu)榈碗娢坏那闆r下，T2的柵極和源極之間保持負(fù)壓差，使得T2仍然處于打開狀態(tài)，保證T2能夠正常輸出第一柵極信號(hào)G [N] ο
[0088]在時(shí)段t2期間，傳入信號(hào)G[N_1]保持高電位，使得Tl截止。Q[N]點(diǎn)為低電位，T2、T3和T5導(dǎo)通。在t2時(shí)段的初始時(shí)刻，Q[N]點(diǎn)為第二低電位，T2和T3均導(dǎo)通。
[0089]T3導(dǎo)通，CK2由高電位跳變至低電位，進(jìn)而使輸出的第二柵極信號(hào)G[N+2]為低電位。電容C2的第二端(圖中0[N+1]點(diǎn))由高電位跳變?yōu)榈碗娢唬瑢?duì)Q[N]點(diǎn)電位具有下拉的作用。T2導(dǎo)通，CKl由低電位跳變至高電位，進(jìn)而使輸出的第一柵極信號(hào)G[N]為高電位。電容Cl的第二端(圖中0[N]點(diǎn))由低電位跳變?yōu)楦唠娢?，?duì)Q[N]點(diǎn)電位具有推高的作用。在本實(shí)施例中，晶體管T2和T3電性能相同，優(yōu)選地將電容Cl和C2配置為容量相等。對(duì)Q[N]點(diǎn)的電位來說，時(shí)鐘信號(hào)CKl的推高作用與CK2的下拉作用抵消，使得Q[N]點(diǎn)的電位保持在第二低電位。
[0090]這樣既可以在CK2跳變?yōu)榈碗娢坏那闆r下，T3的柵極和源極之間保持負(fù)壓差，使得T3仍然處于打開狀態(tài)，保證T3能夠正常輸出第二柵極信號(hào)G[N+1];又可避免CK2的下拉作用將Q[N]點(diǎn)下拉至更低的電位，從而防止在時(shí)段t3期間中直流電源VGH對(duì)Cl和C2的充電時(shí)間過長(zhǎng)。
[0091]在時(shí)段t3期間，傳入信號(hào)G[N-1]保持高電位，使得Tl和T5截止。由于CK3由高電位跳變至低電位，T4導(dǎo)通，從而T6和T7導(dǎo)通。T6導(dǎo)通，直流電源VGH向電容Cl和C2充電，將Q[N]點(diǎn)上拉至高電位，進(jìn)而使得T2和T3截止。T2截止，使第一柵極信號(hào)G[N]仍然保持前一時(shí)段的高電位。T7導(dǎo)通，使得直流電源VGH將第二柵極信號(hào)G [N+1]的電位上拉至高電位。需要說明的是，由于在時(shí)段t2內(nèi)Q[N]的電位保持在第二低電位，直流電源VGH僅需較短的充電時(shí)間即可將Q[N]點(diǎn)上拉至高電位，以使得T2和T3迅速截止。
[0092]因此，電容Cl和C2對(duì)Q[N]點(diǎn)的電位具有調(diào)節(jié)的作用。既能在第N行和第N+1行柵線作用期間下拉Q[N]點(diǎn)電位，使得T2和T3正常輸出，又能使得第N+1行柵線由作用狀態(tài)切換至非作用狀態(tài)時(shí)第二輸出晶體管T3迅速關(guān)閉。
[0093]此外，直流電源VGH為恒壓的DC高電位，結(jié)合四個(gè)時(shí)鐘源和降壓?jiǎn)卧呐浜献饔?，可以解決現(xiàn)有技術(shù)中LTPS GOA電路中下拉維持部分在非作用期間冗長(zhǎng)的下拉維持電路架構(gòu)，完成下拉維持功能。
[0094]實(shí)施例四
[0095]圖7顯示了本實(shí)施例的第N級(jí)GOA驅(qū)動(dòng)單元的電路結(jié)構(gòu)示意圖。該電路是在圖1a的電路基礎(chǔ)上對(duì)其中的上拉控制單元500做出了進(jìn)一步改進(jìn)。需要說明的是，第N+2級(jí)驅(qū)動(dòng)單元(圖中未示出)也做出相應(yīng)的改進(jìn)。
[0096]具體而言，上拉控制單元500接收的上拉信號(hào)為第N+2級(jí)GOA驅(qū)動(dòng)單元輸出的第一柵極信號(hào)G[N+2]。具體信號(hào)時(shí)序及對(duì)其的分析過程參考附圖2，不再贅述。
[0097]本實(shí)施例在實(shí)施例一的基礎(chǔ)上將下一級(jí)輸出Gate[N+2]信號(hào)輸入到T4的柵極，可保持上拉控制單元500和上拉維持單元600在非作用期間的穩(wěn)定性。
[0098]需要說明的是，實(shí)施例二和實(shí)施例三也可以適用于實(shí)施例四中。
[0099]雖然本發(fā)明所公開的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式。任何本發(fā)明所屬【技術(shù)領(lǐng)域】?jī)?nèi)的技術(shù)人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種柵極驅(qū)動(dòng)電路，其特征在于，包括多級(jí)GOA驅(qū)動(dòng)單元，每級(jí)GOA驅(qū)動(dòng)單元包括: 信號(hào)傳入單元，其用于根據(jù)傳入信號(hào)輸出下拉控制信號(hào)； 輸出單元，其控制端耦接在信號(hào)傳入單元的輸出端，以根據(jù)下拉控制信號(hào)和第一時(shí)鐘脈沖信號(hào)下拉第一柵極信號(hào)輸出端的電位，以及根據(jù)下拉控制信號(hào)和第二時(shí)鐘脈沖信號(hào)下拉第二柵極信號(hào)輸出端的電位，使本級(jí)GOA驅(qū)動(dòng)單元輸出第一和第二柵極信號(hào)，所述第一和第二柵極信號(hào)為相鄰兩行柵線的掃描信號(hào)； 上拉控制單元，其根據(jù)上拉信號(hào)輸出上拉控制信號(hào)； 上拉維持單元，其耦接在上拉控制單元的輸出端、輸出單元的控制端、第二柵極信號(hào)輸出端和直流電源之間，以根據(jù)上拉控制信號(hào)將輸出單元控制端的電位上拉至直流電源電位，從而使第一柵極信號(hào)和第二柵極信號(hào)維持在高電位。
2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，每級(jí)GOA驅(qū)動(dòng)單元的第二柵極信號(hào)輸出端親接在下一級(jí)GOA驅(qū)動(dòng)單元的信號(hào)傳入單元的輸入端，以根據(jù)當(dāng)前級(jí)GOA驅(qū)動(dòng)單元輸出的第二柵極信號(hào)啟動(dòng)下一級(jí)GOA驅(qū)動(dòng)單元。
3.根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，每級(jí)GOA驅(qū)動(dòng)單元的第一和第二時(shí)鐘脈沖信號(hào)與其下一級(jí)GOA驅(qū)動(dòng)單元的第一和第二時(shí)鐘脈沖信號(hào)構(gòu)成一個(gè)時(shí)鐘周期，在時(shí)序上互相錯(cuò)開并且順次銜接。
4.根據(jù)權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于，所述輸出單元包括: 第一輸出晶體管，其柵極耦接在信號(hào)傳入單元的輸出端，其第一端接收第一時(shí)鐘信號(hào)，其第二端輸出第一柵極信號(hào)； 第二輸出晶體管，其柵極耦接在信號(hào)傳入單元的輸出端，其第一端接收第二時(shí)鐘信號(hào)，其第二端輸出第二柵極信號(hào)。
5.根據(jù)權(quán)利要求4所述的柵極驅(qū)動(dòng)電路，其特征在于，還包括降壓?jiǎn)卧?，所述降壓?jiǎn)卧ǖ谝唤祲弘娙莺?或第二降壓電容，其中， 第一降壓電容的第一端耦接在所述輸出單元控制端，第二端耦接在所述第一輸出晶體管的第二端，以根據(jù)第一時(shí)鐘信號(hào)下拉或者抬升所述輸出單元控制端的電位； 第二降壓電容的第一端耦接在所述輸出單元控制端，第二端耦接在所述第二輸出晶體管的第二端，以根據(jù)第二時(shí)鐘信號(hào)下拉所述輸出單元控制端的電位。
6.根據(jù)權(quán)利要求3所述的柵極驅(qū)動(dòng)電路，其特征在于，每級(jí)GOA驅(qū)動(dòng)單元的上拉信號(hào)為下一級(jí)GOA驅(qū)動(dòng)單元的第一時(shí)鐘信號(hào)，或者為下一級(jí)GOA驅(qū)動(dòng)單元輸出的第一柵極信號(hào)。
7.根據(jù)權(quán)利要求3所述的柵極驅(qū)動(dòng)電路，其特征在于，所述上拉維持單元包括: 第一上拉晶體管，其柵極耦接在所述上拉控制單元的輸出端，其第一端耦接直流電源，其第二端耦接在輸出單元的控制端； 第二上拉晶體管，其柵極耦接在所述上拉控制單元的輸出端，其第一端耦接直流電源，其第二端耦接在輸出單元的第二柵極信號(hào)輸出端； 其中，在上拉控制信號(hào)有效時(shí)第一和第二上拉晶體管導(dǎo)通，將輸出單元控制端的電位上拉至直流電源電位，并將第二柵極信號(hào)上拉至直流電源電位。
8.根據(jù)權(quán)利要求7所述的柵極驅(qū)動(dòng)電路，其特征在于，所述上拉維持單元進(jìn)一步包括: 防漏電晶體管，其柵極耦接在輸出單元的控制端，其第一端耦接直流電源，其第二端耦接在第一上拉晶體管和第二上拉晶體管的柵極； 其中，在輸出單元控制端為低電位的情況下所述防漏電晶體管導(dǎo)通，使第一和第二上拉晶體管的柵極保持在高電位，從而防止產(chǎn)生從直流電源到輸出單元控制端的漏電流。
9.根據(jù)權(quán)利要求7所述的柵極驅(qū)動(dòng)電路，其特征在于，所述上拉控制單元包括一上拉控制晶體管，其柵極短接第一端，以接收上拉信號(hào)，其第二端耦接在所述第一和第二上拉晶體管的柵極。
10.根據(jù)權(quán)利要求2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述信號(hào)傳入單元包括一信號(hào)傳入晶體管，其柵極短接第一端，以接收傳入信號(hào)，其第二端耦接在所述輸出單元的控制端。
【文檔編號(hào)】G09G3/36GK104505049SQ201410856592
【公開日】2015年4月8日 申請(qǐng)日期:2014年12月31日 優(yōu)先權(quán)日:2014年12月31日
【發(fā)明者】戴榮磊, 顏堯, 肖軍城 申請(qǐng)人:深圳市華星光電技術(shù)有限公司