用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明提供了一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，該電路的下拉維持電路部分(600)包括交互作用的第一下拉維持模塊(601)與第二下拉維持模塊(602)，能夠延長(zhǎng)電路壽命；第一下拉維持模塊(601)具有第一主反相器與第一輔助反相器，引入恒壓低電位(DCL)；第二下拉維持模塊(602)具有第二主反相器與第二輔助反相器，引入恒壓低電位(DCL)；設(shè)置恒壓低電位(DCL)<第二負(fù)電位(VSS2)<第一負(fù)電位(VSS1)，能夠避免氧化物半導(dǎo)體薄膜晶體管電性對(duì)掃描驅(qū)動(dòng)電路的影響，尤其是漏電問(wèn)題帶來(lái)的功能性不良，確保下拉維持電路部分(600)能夠在作用期間正常拉低，在非作用期間處于較高的電位，有效維持第一節(jié)點(diǎn)(Q(N))和輸出端(G(N))處于低電位。
【專利說(shuō)明】用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002]GOA (Gate Drive On Array),是利用薄膜晶體管(thin film transistor, TFT)液晶顯示器陣列(Array)制程將柵極驅(qū)動(dòng)器制作在薄膜晶體管陣列基板上，以實(shí)現(xiàn)逐行掃描的驅(qū)動(dòng)方式。
[0003]通常,GOA電路主要由上拉部分(Pull-up part)、上拉控制部分(Pull_up controlpart)、下傳部分(Transfer part)、下拉部分(Pull-down part)、下拉維持電路部分(Pull-down Holding part)、以及負(fù)責(zé)電位抬升的上升部分(Boost part)組成,上升部分一般由一自舉電容構(gòu)成。
[0004]上拉部分主要負(fù)責(zé)將輸入的時(shí)鐘信號(hào)(Clock)輸出至薄膜晶體管的柵極，作為液晶顯示器的驅(qū)動(dòng)信號(hào)。上拉控制部分主要負(fù)責(zé)控制上拉部分的打開(kāi)，一般是由上級(jí)GOA電路傳遞來(lái)的信號(hào)作用。下拉部分主要負(fù)責(zé)在輸出掃描信號(hào)后，快速地將掃描信號(hào)(亦即薄膜晶體管的柵極的電位)拉低為低電平。下拉保維持電路部分則主要負(fù)責(zé)將掃描信號(hào)和上拉部分的信號(hào)保持在關(guān)閉狀態(tài)(即設(shè)定的負(fù)電位)。上升部分則主要負(fù)責(zé)對(duì)上拉部分的電位進(jìn)行二次抬升，確保上拉部分的正常輸出。
[0005]隨著氧化物半導(dǎo)體薄膜晶體管的發(fā)展，氧化物半導(dǎo)體相應(yīng)的面板周邊集成電路也成為關(guān)注的焦點(diǎn)。氧化物薄膜晶體管的載流子遷移率是非晶硅薄膜晶體管的20?30倍，可以大大提高TFT對(duì)像素電極的充放電速率，提高像素的響應(yīng)速度，實(shí)現(xiàn)更快的刷新率，同時(shí)更快的響應(yīng)也大大提高了像素的行掃描速率，使得超高分辨率在TFT-LCD中成為可能。因此，氧化物半導(dǎo)體薄膜晶體管的GOA電路未來(lái)有可能取代非晶硅的GOA電路，而現(xiàn)有技術(shù)中針對(duì)氧化物半導(dǎo)體薄膜晶體管的GOA電路的開(kāi)發(fā)較少，尤其需要克服很多由于氧化物薄膜晶體管電性本身帶來(lái)的問(wèn)題。例如:傳統(tǒng)的非晶硅薄膜晶體管的電學(xué)特性中閾值電壓一般大于0V，而且亞閾值區(qū)域的電壓相對(duì)于電流的擺幅較大，這樣在電路設(shè)計(jì)中即使某些晶體管在操作時(shí)晶體管柵極與源極之間的電壓Vgs在等于OV附近產(chǎn)生的漏電流也較小。但氧化物半導(dǎo)體薄膜晶體管由于其材料本身的特性與非晶硅有明顯的差異，其閾值電壓值在OV左右，而且亞閾值區(qū)域的擺幅較小，而GOA電路在關(guān)態(tài)時(shí)很多元件操作在Vgs = 0V，這樣就會(huì)增加氧化物半導(dǎo)體薄膜晶體管GOA電路設(shè)計(jì)的難度，一些適用于非晶硅半導(dǎo)體的掃描驅(qū)動(dòng)電路應(yīng)用到氧化物半導(dǎo)體時(shí)就會(huì)存在一些功能性問(wèn)題。此外，在某些外在因素的誘導(dǎo)和應(yīng)力作用下，氧化物半導(dǎo)體薄膜晶體管有時(shí)候也會(huì)產(chǎn)生閾值電壓往負(fù)值減小的趨勢(shì)，這樣將會(huì)直接導(dǎo)致氧化物半導(dǎo)體薄膜晶體管GOA電路無(wú)法工作，因此在設(shè)計(jì)電路時(shí)還必須要考慮這種元件特性對(duì)GOA電路的影響。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，解決氧化物薄膜晶體管電性對(duì)GOA驅(qū)動(dòng)電路的影響，尤其是漏電問(wèn)題帶來(lái)的功能性不良，解決目前的氧化物薄膜晶體管掃描驅(qū)動(dòng)電路中下拉維持電路部分在非作用期間不能處于較高的電位的問(wèn)題。
[0007]針對(duì)上述目的，本發(fā)明提供了一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)GOA單元，設(shè)N為正整數(shù)，第N級(jí)GOA單元包括一上拉控制部分、一上拉部分、一下傳部分、一第一下拉部分、一自舉電容部分和一下拉維持電路部分；
[0008]所述上拉控制部分包括一第十一晶體管，所述第十一晶體管的柵極電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的驅(qū)動(dòng)輸出端，漏極電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的輸出端，源極電性連接于第一節(jié)占.
[0009]所述第一下拉部分包括一第四十一晶體管，所述第四十一晶體管的柵極電性連接于第M+2組時(shí)鐘信號(hào)，漏極電性連接于第一節(jié)點(diǎn)，源極電性連接于第二負(fù)電位或輸出端；
[0010]所述下拉維持電路部分包括:第一下拉維持模塊與第二下拉維持模塊，所述第一下拉維持模塊與第二下拉維持模塊交互作用；
[0011]所述第一下拉維持模塊包括第五十一晶體管，所述第五十一晶體管的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源，源極電性連接于第六節(jié)點(diǎn)；第五十二晶體管，所述第五十二晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第六節(jié)點(diǎn)，源極電性連接于第一負(fù)電位；第五十三晶體管，所述第五十三晶體管的柵極電性連接于第六節(jié)點(diǎn)，漏極電性連接于第一低頻時(shí)鐘信號(hào)源，源極電性連接于第二節(jié)點(diǎn)；第五十四晶體管，所述第五十四晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第二節(jié)點(diǎn)，源極電性連接第三節(jié)點(diǎn)；第七十三晶體管，所述第七十三晶體管的柵極電性連接于第六節(jié)點(diǎn)，漏極電性連接于第一低頻時(shí)鐘信號(hào)源，源極電性連接于第三節(jié)點(diǎn)；第七十四晶體管，所述第七十四晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第三節(jié)點(diǎn)，源極電性連接于恒壓低電位；第四十二晶體管，所述第四十二晶體管的柵極電性連接于第二節(jié)點(diǎn)，漏極電性連接于第一節(jié)點(diǎn)，源極電性連接于第二負(fù)電位；第三十二晶體管，所述第三十二晶體管的柵極電性連接于第二節(jié)點(diǎn)，漏極電性連接于輸出端，源極電性連接于第一負(fù)電位；
[0012]所述第五十一晶體管、第五十二晶體管、第五十三晶體管、第五十四晶體管構(gòu)成第一主反相器，所述第一主反相器用于控制第三十二晶體管與第四十二晶體管；所述第七十三晶體管、第七十四晶體管構(gòu)成第一輔助反相器，所述第一輔助反相器在作用期間提供給第一主反相器低電位，在非作用期間提供給第一主反相器高電位；
[0013]所述第二下拉維持模塊包括第六十一晶體管，所述第六十一晶體管的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源，源極電性連接于第七節(jié)點(diǎn)；第六十二晶體管，所述第六十二晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第七節(jié)點(diǎn)，源極電性連接于第一負(fù)電位；第六十三晶體管，所述第六十三晶體管的柵極電性連接于第七節(jié)點(diǎn)，漏極電性連接于第二低頻時(shí)鐘信號(hào)源，源極電性連接于第四節(jié)點(diǎn)；第六十四晶體管，所述第六十四晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第四節(jié)點(diǎn)，源極電性連接第五節(jié)點(diǎn)；第八十三晶體管，所述第八十三晶體管的柵極電性連接于第七節(jié)點(diǎn)，漏極電性連接于第二低頻時(shí)鐘信號(hào)源，源極電性連接于第五節(jié)點(diǎn)；第八十四晶體管，所述第八十四晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第五節(jié)點(diǎn)，源極電性連接于恒壓低電位；第四十三晶體管，所述第四十三晶體管的柵極電性連接于第四節(jié)點(diǎn)，漏極電性連接于第一節(jié)點(diǎn)，源極電性連接于第二負(fù)電位；第三十三晶體管，所述第三十三晶體管的柵極電性連接于第四節(jié)點(diǎn)，漏極電性連接于輸出端，源極電性連接于第一負(fù)電位；
[0014]所述第六十一晶體管、第六十二晶體管、第六十三晶體管、第六十四晶體管構(gòu)成第二主反相器，所述第二主反相器用于控制第三十三晶體管與第四十三晶體管；所述第八十三晶體管、第八十四晶體管構(gòu)成第二輔助反相器，所述第二輔助反相器在作用期間提供給第二主反相器低電位，在非作用期間提供給第二主反相器高電位；
[0015]所述第一負(fù)電位、第二負(fù)電位與恒壓低電位的關(guān)系為:恒壓低電位〈第二負(fù)電位〈第一負(fù)電位。
[0016]所述第一輔助反相器還包括第七十一晶體管，所述第七十一晶體管的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源，源極電性連接于第七十三晶體管的柵極；第七十二晶體管，所述第七十二晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第七十三晶體管的柵極，源極電性連接于恒壓低電位；所述第七十三晶體管的柵極與第六節(jié)點(diǎn)斷開(kāi)；
[0017]所述第二輔助反相器還包括第八十一晶體管，所述第八十一晶體管的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源，源極電性連接于第八十三晶體管的柵極；第八十二晶體管，所述第八十二晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于第八十三晶體管的柵極，源極電性連接于恒壓低電位；所述第八十三晶體管的柵極與第七節(jié)點(diǎn)斷開(kāi)。
[0018]所述用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，采用的級(jí)傳方式是第N-1級(jí)傳給第N級(jí)。
[0019]所述上拉部分，包括第二十一晶體管，所述第二十一晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于時(shí)鐘信號(hào)，源極電性連接于輸出端；
[0020]所述下傳部分包括第二十二晶體管，所述第二十二晶體管的柵極電性連接于第一節(jié)點(diǎn)，漏極電性連接于時(shí)鐘信號(hào)，源極電性連接于驅(qū)動(dòng)輸出端；
[0021]所述自舉電容部分，包括一電容，所述電容的一端電性連接于第一節(jié)點(diǎn)，另一端電性連接于輸出端。
[0022]所述掃描驅(qū)動(dòng)電路的第一級(jí)連接關(guān)系中，第十一晶體管的柵極與漏極均電性連接于電路的啟動(dòng)信號(hào)端。
[0023]所述時(shí)鐘信號(hào)的波形占空比不能大于25/75。
[0024]所述時(shí)鐘信號(hào)的波形占空比為25/75。
[0025]所述第一節(jié)點(diǎn)的信號(hào)輸出波形呈“凸”字形。
[0026]所述第一低頻時(shí)鐘信號(hào)源與第二低頻時(shí)鐘信號(hào)源為兩個(gè)相位完全相反的低頻時(shí)鐘信號(hào)源。
[0027]所述時(shí)鐘信號(hào)包含四組時(shí)鐘信號(hào):第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)、第四時(shí)鐘信號(hào)，當(dāng)所述時(shí)鐘信號(hào)為第三時(shí)鐘信號(hào)時(shí)，所述第M+2組時(shí)鐘信號(hào)為第一時(shí)鐘信號(hào)，當(dāng)所述時(shí)鐘信號(hào)為第四時(shí)鐘信號(hào)時(shí)，所述第M+2組時(shí)鐘信號(hào)為第二時(shí)鐘信號(hào)。
[0028]本發(fā)明的有益效果:本發(fā)明提供了一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，該電路的下拉維持電路部分包括交互作用的第一下拉維持模塊與第二下拉維持模塊；第一下拉維持模塊具有第一主反相器與第一輔助反相器，引入恒壓低電位；第二下拉維持模塊具有第二主反相器與第二輔助反相器，引入恒壓低電位；設(shè)置恒壓低電位〈第二負(fù)電位〈第一負(fù)電位，能夠避免氧化物半導(dǎo)體薄膜晶體管電性對(duì)掃描驅(qū)動(dòng)電路的影響，尤其是漏電問(wèn)題帶來(lái)的功能性不良，確保下拉維持電路部分能夠在作用期間正常拉低，在非作用期間處于較高的電位，有效維持第一節(jié)點(diǎn)和輸出端處于低電位。同時(shí)，第一下拉維持模塊與第二下拉維持模塊交互作用，能夠減輕元器件長(zhǎng)時(shí)間工作的電應(yīng)力作用，延長(zhǎng)電路壽命O

【專利附圖】

【附圖說(shuō)明】
[0029]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖，然而附圖僅提供參考與說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。
[0030]附圖中，
[0031]圖1為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第一實(shí)施例的電路圖；
[0032]圖2為圖1所示第一實(shí)施例的第一級(jí)GOA單元的電路圖；
[0033]圖3為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第二實(shí)施例的電路圖；
[0034]圖4為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第三實(shí)施例的電路圖；
[0035]圖5為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第四實(shí)施例的電路圖；
[0036]圖6為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的波形設(shè)置和關(guān)鍵節(jié)點(diǎn)的輸出波形圖。

【具體實(shí)施方式】
[0037]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實(shí)施例及其附圖進(jìn)行詳細(xì)描述。
[0038]請(qǐng)參閱圖1-2，為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第一實(shí)施例。如圖1所示，該用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路為銦鎵鋅氧化物(Indium Gallium Zinc Oxide, IGZO)薄膜晶體管的掃描驅(qū)動(dòng)電路,包括級(jí)聯(lián)的多個(gè)GOA單元，設(shè)N為正整數(shù)，第N級(jí)GOA單元包括一上拉控制部分100、一上拉部分200、一下傳部分300、一第一下拉部分400、一自舉電容部分500和一下拉維持電路部分600。
[0039]上述各部分的組成以及具體的連接方式如下:
[0040]所述上拉控制部分100包括第十一晶體管T11，所述第十一晶體管Tll的柵極電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的驅(qū)動(dòng)輸出端ST (N-1)，漏級(jí)電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的輸出端G(N-1)，源極電性連接于第一節(jié)點(diǎn)Q(N)；
[0041]所述上拉部分200包括第二十一晶體管T21，所述第二十一晶體管T21的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于時(shí)鐘信號(hào)CK(M)，源極電性連接于輸出端G(N)；
[0042]所述下傳部分300包括第二十二晶體管T22，所述第二十二晶體管T22的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于時(shí)鐘信號(hào)CK(M)，源極電性連接于驅(qū)動(dòng)輸出端ST(N)；
[0043]所述第一下拉部分400僅包括一第四十一晶體管T41，所述第四十一晶體管T41的柵極電性連接于第M+2組時(shí)鐘信號(hào)CK (M+2)，漏極電性連接于第一節(jié)點(diǎn)Q (N)，源極電性連接于第二負(fù)電位VSS2 ；
[0044]所述自舉電容部分500包括一電容Cb，所述電容Cb的一端電性連接于第一節(jié)點(diǎn)Q(N)，另一端電性連接于輸出端G(N)；
[0045]所述下拉維持部分600，包括:第一下拉維持模塊601與第二下拉維持模塊602 ；
[0046]所述第一下拉維持模塊601包括第五i^一晶體管T51，所述第五i^一晶體管T51的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源LC1，源極電性連接于第六節(jié)點(diǎn)U(N);第五十二晶體管T52，所述第五十二晶體管T52的柵極電性連接于第一節(jié)點(diǎn)Q (N)，漏極電性連接于第六節(jié)點(diǎn)U (N)，源極電性連接于第一負(fù)電位VSSl ;第五十三晶體管T53，所述第五十三晶體管T53的柵極電性連接于第六節(jié)點(diǎn)U(N)，漏極電性連接于第一低頻時(shí)鐘信號(hào)源LC1，源極電性連接于第二節(jié)點(diǎn)P(N);第五十四晶體管T54，所述第五十四晶體管T54的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第二節(jié)點(diǎn)P(N)，源極電性連接第三節(jié)點(diǎn)K(N);第七十一晶體管T71，所述第七十一晶體管T71的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源LCl，源極電性連接于第七十三晶體管T73的柵極；第七十二晶體管T72，所述第七十二晶體管T72的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第七十三晶體管T73的柵極，源極電性連接于恒壓低電位DCL ;第七十三晶體管T73，所述第七十三晶體管T73的柵極電性連接于第七十一晶體管T71的源極，漏極電性連接于第一低頻時(shí)鐘信號(hào)源LC1，源極電性連接于第三節(jié)點(diǎn)K(N);第七十四晶體管T74，所述第七十四晶體管T74的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第三節(jié)點(diǎn)K(N)，源極電性連接于恒壓低電位DCL ;第四十二晶體管T42，所述第四十二晶體管T42的柵極電性連接于第二節(jié)點(diǎn)P(N)，漏極電性連接于第一節(jié)點(diǎn)Q(N)，源極電性連接于第二負(fù)電位VSS2 ;第三十二晶體管T32，所述第三十二晶體管T32的柵極電性連接于第二節(jié)點(diǎn)P(N)，漏極電性連接于輸出端G(N)，源極電性連接于第一負(fù)電位VSSI。
[0047]所述第二下拉維持模塊602包括第六i^一晶體管T61，所述第六i^一晶體管T61的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源LC2，源極電性連接于第七節(jié)點(diǎn)V(N);第六十二晶體管T62，所述第六十二晶體管T62的柵極電性連接于第一節(jié)點(diǎn)Q (N)，漏極電性連接于第七節(jié)點(diǎn)V(N)，源極電性連接于第一負(fù)電位VSSl ;第六十三晶體管T63，所述第六十三晶體管T63的柵極電性連接于第七節(jié)點(diǎn)V(N)，漏極電性連接于第二低頻時(shí)鐘信號(hào)源LC2，源極電性連接于第四節(jié)點(diǎn)S(N);第六十四晶體管T64，所述第六十四晶體管T64的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第四節(jié)點(diǎn)S(N)，源極電性連接第五節(jié)點(diǎn)T(N);第八十一晶體管T81，所述第八十一晶體管T81的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源LC2，源極電性連接于第八十三晶體管T83的柵極；第八十二晶體管T82，所述第八十二晶體管T82的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第八十三晶體管T83的柵極，源極電性連接于恒壓低電位DCL ;第八十三晶體管T83，所述第八十三晶體管T83的柵極電性連接于第八十一晶體管T81的源極，漏極電性連接于第二低頻時(shí)鐘信號(hào)源LC2，源極電性連接于第五節(jié)點(diǎn)T(N);第八十四晶體管T84，所述第八十四晶體管T84的柵極電性連接于第一節(jié)點(diǎn)Q(N)，漏極電性連接于第五節(jié)點(diǎn)T(N)，源極電性連接于恒壓低電位DCL ;第四十三晶體管T43，所述第四十三晶體管T43的柵極電性連接于第四節(jié)點(diǎn)S (N)，漏極電性連接于第一節(jié)點(diǎn)Q(N)，源極電性連接于第二負(fù)電位VSS2 ;第三十三晶體管T33，所述第三十三晶體管T33的柵極電性連接于第四節(jié)點(diǎn)S(N)，漏極電性連接于輸出端G(N)，源極電性連接于第一負(fù)電位VSSI。
[0048]需要特別說(shuō)明的是，首先，所述第一負(fù)電位VSSl、第二負(fù)電位VSS2與恒壓低電位DCL的關(guān)系為:恒壓低電位DCL〈第二負(fù)電位VSS2〈第一負(fù)電位VSSl。
[0049]其次，該掃描驅(qū)動(dòng)電路采用的級(jí)傳方式是第N-1級(jí)傳給第N級(jí)，如圖2所示，所述掃描驅(qū)動(dòng)電路的第一級(jí)連接關(guān)系中，第i^一晶體管Tii的柵極與漏極均電性連接于電路的啟動(dòng)信號(hào)端STV。
[0050]再次，第一下拉部分400只有第四十一晶體管T41負(fù)責(zé)下拉第一節(jié)點(diǎn)Q(N)，且第四十一晶體管T41的柵極電性連接于第M+2組時(shí)鐘信號(hào)CK(M+2)，T41的源極電性連接于第二負(fù)電位VSS2。所述時(shí)鐘信號(hào)CK(M)包含四組時(shí)鐘信號(hào):第一時(shí)鐘信號(hào)CK(I)、第二時(shí)鐘信號(hào)CK(2)、第三時(shí)鐘信號(hào)CK(3)、第四時(shí)鐘信號(hào)CK(4)，當(dāng)所述時(shí)鐘信號(hào)CK(M)為第三時(shí)鐘信號(hào)CK (3)時(shí)，所述第M+2組時(shí)鐘信號(hào)CK(M+2)為第一時(shí)鐘信號(hào)CK (I)，當(dāng)所述時(shí)鐘信號(hào)CK (M)為第四時(shí)鐘信號(hào)CK (4)時(shí)，所述第M+2組時(shí)鐘信號(hào)CK(M+2)為第二時(shí)鐘信號(hào)CK (2)，而且時(shí)鐘信號(hào)CK(M)的波形占空比設(shè)置不能大于25/75，以確保第一節(jié)點(diǎn)Q(N)的信號(hào)輸出波形呈“凸”字形，優(yōu)選的，所述時(shí)鐘信號(hào)CK(M)的波形占空比為25/75。
[0051]最為重要的是，所述下拉維持電路部分600設(shè)計(jì)成了兩個(gè)可以交互作用的下拉維持模塊，即第一下拉維持模塊601和第二下拉維持模塊602，通過(guò)所述第一下拉維持模塊601和第二下拉維持模塊602交替作用，能夠減輕元器件長(zhǎng)時(shí)間工作的電應(yīng)力作用，延長(zhǎng)電路壽命。所述第一低頻時(shí)鐘信號(hào)源LCl控制著第一下拉維持模塊601，第二低頻時(shí)鐘信號(hào)源LC2控制著第二下拉維持模塊602，且第一低頻時(shí)鐘信號(hào)源LCl和第二低頻時(shí)鐘信號(hào)源LC2為兩個(gè)相位完全相反的低頻時(shí)鐘信號(hào)源，使得第一下拉維持模塊601和第二下拉維持模塊602能夠交互作用。
[0052]無(wú)論是第一下拉維持模塊601還是第二下拉維持模塊602均采用了特殊的雙重反相器設(shè)計(jì)。所述第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53、第五十四晶體管T54構(gòu)成第一主反相器，所述第一主反相器用于控制第三十二晶體管T32與第四十二晶體管T42 ；所述第七i^一晶體管T71、第七十二晶體管T72、第七十三晶體管T73、第七十四晶體管T74構(gòu)成第一輔助反相器，所述第一輔助反相器在作用期間提供給第一主反相器低電位，在非作用期間提供給第一主反相器高電位。
[0053]所述第六十一晶體管T61、第六十二晶體管T62、第六十三晶體管T63、第六十四晶體管T64構(gòu)成第二主反相器，所述第二主反相器用于控制第三十三晶體管T33與第四十三晶體管T43 ;所述第八十一晶體管T81、第八十二晶體管T82、第八十三晶體管T83、第八十四晶體管T84構(gòu)成第二輔助反相器，所述第二輔助反相器在作用期間提供給第二主反相器低電位，在非作用期間提供給第二主反相器高電位。
[0054]下面以第一下拉維持模塊601為例進(jìn)行說(shuō)明。
[0055]所述第一下拉維持模塊601中的第一主反相器的作用是控制第三十二晶體管T32和第四十二晶體管T42這兩個(gè)晶體管，第一輔助反相器的作用是在作用期間提供給第一主反相器低電位，在非作用期間提供給第一主反相器一個(gè)適當(dāng)?shù)母唠娢粊?lái)降低第五十四晶體管T54的漏電，以確保第一主反相器在非作用期間能夠產(chǎn)生較高的電位。
[0056]在作用期間，第一輔助反相器經(jīng)第一低頻時(shí)鐘信號(hào)源LCl與恒壓低電位DCL的高/低電壓驅(qū)動(dòng)后，第五十二晶體管T52被下拉至第一負(fù)電位VSS1，第七十四晶體管T74、第七十二晶體管T72在第一節(jié)點(diǎn)Q(N)為高電位時(shí)開(kāi)啟并下拉第一低頻時(shí)鐘信號(hào)源LC1，導(dǎo)致第三節(jié)點(diǎn)K (N)為更低電位，第二節(jié)點(diǎn)P(N)也被下拉到一更低電位，即第一輔助反相器在作用期間給第一主反相器提供了低電位，因而可以杜絕第三十二晶體管T32、第四十二晶體管T42因閾值電壓較低或趨近于OV的物理特性所引發(fā)的漏電情況發(fā)生，確保所述下拉維持電路部分600能夠在作用期間正常拉低。
[0057]在非作用期間，第五十二晶體管T52、第五十四晶體管T54、第七十二晶體管T72、第七十四晶體管T74均截止關(guān)閉。由于第五十四晶體管T54的柵極電性連接于第一節(jié)點(diǎn)Q(N)，源極電性連接于第三節(jié)點(diǎn)K(N)，所述第五十四晶體管T54的柵極為負(fù)電位，源極為正電位，這樣Vgs是一個(gè)相對(duì)來(lái)說(shuō)非常負(fù)值的電位，可以將第五十四晶體管T54關(guān)閉得很好，減少它的漏電，即第一輔助反相器在非作用期間給第一主反相器提供了一個(gè)適當(dāng)?shù)母唠娢粊?lái)降低第五十四晶體管T54的漏電，確保所述下拉維持電路部分600在非作用期間處于較高的電位，有效維持第一節(jié)點(diǎn)Q(N)和輸出端G(N)處于低電位。此外，在第三節(jié)點(diǎn)K(N)為高電位時(shí)，存在電阻分壓的功能，可以將P(N)的電位推得更高，因而可以穩(wěn)定P(N)的電位。
[0058]所述第二下拉維持模塊602與第一下拉維持模塊601交替作用，且其作用模式與第一下維持部分601的作用模式相同，此處不再贅述。
[0059]請(qǐng)參閱圖3，為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第二實(shí)施例。該第二實(shí)施例與第一實(shí)施例的區(qū)別在于，所述第四十一晶體管T41的源極電性連接于輸出端G(N)，通過(guò)將第四十一晶體管T41的源極電性連接于輸出端G(N)，可以降低第一節(jié)點(diǎn)Q(N)在作用期間通過(guò)所述第四十一晶體管T41的漏電。除此之外，圖3與圖1具有相同標(biāo)號(hào)部分的組成、連接關(guān)系、功用與操作原理相同，在此不再贅述。
[0060]請(qǐng)參閱圖4，為本發(fā)明用于用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第三實(shí)施例。所述第三實(shí)施例與第一實(shí)施例的區(qū)別在于，所述第一輔助反相器部分刪減了第七十一晶體管T71與第七十二晶體管T72，將所述第七十三晶體管T73的柵極電性連接到第六節(jié)點(diǎn)U (N)，僅由第七十三晶體管T73與第七十四晶體管T74構(gòu)成第一輔助反相器，所述第一輔助反相器引用第一主反相器中的第六節(jié)點(diǎn)U(N)來(lái)控制第七十三晶體管T73。
[0061]所述第二輔助反相器部分刪減了第八十一晶體管T81與第八十二晶體管T82，將所述第八十三晶體管T83的柵極電性連接到第七節(jié)點(diǎn)V(N)，僅由第八十三晶體管T83與第八十四晶體管T84構(gòu)成第二輔助反相器，所述第二輔助反相器引用第二主反相器中的第七節(jié)點(diǎn)V(N)來(lái)控制第八十三晶體管T83。
[0062]通過(guò)上述改進(jìn)可以減少第一、第二輔助反相器的元件數(shù)量，不需要額外的元件來(lái)分別產(chǎn)生類似于第六節(jié)點(diǎn)U(N)、第七節(jié)點(diǎn)V(N)的波形來(lái)控制第七十三晶體管T73、第八十三晶體管T83。
[0063]以第一下拉維持模塊601為例，在作用期間，第一輔助反相器經(jīng)第六節(jié)點(diǎn)U(N)與恒壓低電位DCL高/低電壓驅(qū)動(dòng)后，第五十二晶體管T52被下拉至第一負(fù)電位VSS1，第七十四晶體管T74、在第一節(jié)點(diǎn)Q(N)為高電位時(shí)開(kāi)啟并下拉第一低頻時(shí)鐘信號(hào)源LC1，導(dǎo)致第三節(jié)點(diǎn)K (N)為更低電位，第二節(jié)點(diǎn)P(N)也被下拉到一更低電位，即第一輔助反相器在作用期間給第一主反相器提供了低電位，因而可以杜絕第三十二晶體管T32、第四十二晶體管T42因閾值電壓較低或趨近于OV的物理特性所引發(fā)的漏電情況發(fā)生，確保所述下拉維持電路部分600能夠在作用期間正常拉低。
[0064]在非作用期間，第五十二晶體管T52、第五十四晶體管T54、第七十四晶體管T74均截止關(guān)閉。由于第五十四晶體管T54的柵極電性連接于第一節(jié)點(diǎn)Q(N)，源極電性連接于第三節(jié)點(diǎn)K(N)，所述第五十四晶體管T54的柵極為負(fù)電位，源極為正電位，這樣Vgs是一個(gè)相對(duì)來(lái)說(shuō)非常負(fù)值的電位，可以將第五十四晶體管T54關(guān)閉得很好，減少它的漏電，即第一輔助反相器在非作用期間給第一主反相器提供了一個(gè)適當(dāng)?shù)母唠娢粊?lái)降低第五十四晶體管T54的漏電，確保所述下拉維持電路部分600在非作用期間處于較高的電位，有效維持第一節(jié)點(diǎn)Q(N)和輸出端G(N)處于低電位。此外，在第三節(jié)點(diǎn)K(N)為高電位時(shí)，還存在電阻分壓的功能，可以將第二節(jié)點(diǎn)P(N)的電位推得更高，因而可以穩(wěn)定第二節(jié)點(diǎn)P(N)的電位。
[0065]所述第二下拉維持模塊602與第一下拉維持模塊601交替作用，且其作用模式與第一下維持部分601的作用模式相同。除此之外，圖4與圖1中具有相同標(biāo)號(hào)部分的組成、連接關(guān)系、功用與操作原理相同，在此不再贅述。
[0066]請(qǐng)參閱圖5，為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的第四實(shí)施例。所述第四實(shí)施例與第三實(shí)施例的區(qū)別在于，所述第四十一晶體管T41的源極電性連接于輸出端G(N)，通過(guò)將第四十一晶體管T41的源極電性連接于輸出端G(N)，可以降低第一節(jié)點(diǎn)Q(N)在作用期間通過(guò)所述第四十一晶體管T41的漏電。除此之外，圖5與圖4中具有相同標(biāo)號(hào)部分的組成、連接關(guān)系、功用與操作原理相同，在此不再贅述。
[0067]請(qǐng)參閱圖6，為本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的波形設(shè)置和關(guān)健節(jié)點(diǎn)的輸出波形圖。其中STV是電路的啟動(dòng)信號(hào)；CK(1)-CK(4)是電路的時(shí)鐘信號(hào)，可以看出這里示意的時(shí)鐘信號(hào)的波形占空比為25/75，可以避免時(shí)鐘信號(hào)波形對(duì)第一下拉部分400中第十一晶體管T41的影響，確保第一節(jié)點(diǎn)的Q(N)的信號(hào)輸出波形呈“凸”字形；VSS1、VSS2、DCL為輸入的恒壓控制訊號(hào)，且DCL〈VSS2〈VSS1，具體電壓值要根據(jù)實(shí)際面板驅(qū)動(dòng)的要求和元件特性進(jìn)行設(shè)置；第一低頻時(shí)鐘信號(hào)源LCl和第二低頻時(shí)鐘信號(hào)源LC2為兩個(gè)相位完全相反的低頻時(shí)鐘信號(hào)源，能夠確保第一下拉維持模塊601與第二下拉維持模塊602可以交互作用，以減輕第一下拉維持模塊601或第二下拉維持模塊602長(zhǎng)時(shí)間操作的電應(yīng)力作用；其它為電路關(guān)鍵節(jié)點(diǎn)產(chǎn)生的輸出信號(hào)波形。由圖可知:第一節(jié)點(diǎn)Q(N)的信號(hào)輸出波形呈“凸”字形，輸出端G(N)正常輸出；在非作用期間，第一節(jié)點(diǎn)Q(N)和輸出端G(N)處于低電位。
[0068]綜上所述，本發(fā)明用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路的下拉維持電路部分包括交互作用的第一下拉維持模塊與第二下拉維持模塊；第一下拉維持模塊具有第一主反相器與第一輔助反相器，引入恒壓低電位；第二下拉維持模塊具有第二主反相器與第二輔助反相器，引入恒壓低電位；設(shè)置恒壓低電位〈第二負(fù)電位〈第一負(fù)電位，能夠避免氧化物半導(dǎo)體薄膜晶體管電性對(duì)掃描驅(qū)動(dòng)電路的影響，尤其是漏電問(wèn)題帶來(lái)的功能性不良，確保下拉維持電路部分能夠在作用期間正常拉低，在非作用期間處于較高的電位，有效維持第一節(jié)點(diǎn)和輸出端處于低電位。同時(shí)，第一下拉維持模塊與第二下拉維持模塊交互作用，能夠減輕元器件長(zhǎng)時(shí)間工作的電應(yīng)力作用，延長(zhǎng)電路壽命。
[0069]雖然本發(fā)明已以較佳實(shí)施例揭露如上，但該較佳實(shí)施例并非用以限制本發(fā)明，該領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，包括級(jí)聯(lián)的多個(gè)GOA單元，設(shè)N為正整數(shù)，第N級(jí)GOA單元包括一上拉控制部分(100)、一上拉部分(200)、一下傳部分(300)、一第一下拉部分(400)、一自舉電容部分(500)和一下拉維持電路部分(600)； 所述上拉控制部分(100)包括一第十一晶體管(Tll)，所述第十一晶體管(Tll)的柵極電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的驅(qū)動(dòng)輸出端(ST (N-1))，漏極電性連接于所述第N級(jí)GOA單元的前一級(jí)GOA單元第N-1級(jí)GOA單元的輸出端(G(N-1))，源極電性連接于第一節(jié)點(diǎn)(Q(N))； 所述第一下拉部分(400)包括一第四十一晶體管(T41)，所述第四十一晶體管(T41)的柵極電性連接于第M+2組時(shí)鐘信號(hào)CK((M+2))，漏極電性連接于第一節(jié)點(diǎn)(Q(N))，源極電性連接于第二負(fù)電位(VSS2)或輸出端(G(N))； 所述下拉維持電路部分(600)包括:第一下拉維持模塊￠01)與第二下拉維持模塊(602)，所述第一下拉維持模塊￠01)與第二下拉維持模塊(602)交互作用； 所述第一下拉維持模塊￠01)包括第五i^一晶體管(T51)，所述第五i^一晶體管(T51)的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源(LCl)，源極電性連接于第六節(jié)點(diǎn)(U(N));第五十二晶體管(T52)，所述第五十二晶體管(T52)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第六節(jié)點(diǎn)(U (N))，源極電性連接于第一負(fù)電位(VSSl);第五十三晶體管(T53)，所述第五十三晶體管(T53)的柵極電性連接于第六節(jié)點(diǎn)(U (N))，漏極電性連接于第一低頻時(shí)鐘信號(hào)源(LCl)，源極電性連接于第二節(jié)點(diǎn)(P(N));第五十四晶體管(T54)，所述第五十四晶體管(T54)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第二節(jié)點(diǎn)(P(N))，源極電性連接第三節(jié)點(diǎn)(K(N));第七十三晶體管(T73)，所述第七十三晶體管(T73)的柵極電性連接于第六節(jié)點(diǎn)(U (N))，漏極電性連接于第一低頻時(shí)鐘信號(hào)源(LCl)，源極電性連接于第三節(jié)點(diǎn)(K(N));第七十四晶體管(T74)，所述第七十四晶體管(T74)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第三節(jié)點(diǎn)(K (N))，源極電性連接于恒壓低電位(DCL);第四十二晶體管(T42)，所述第四十二晶體管(T42)的柵極電性連接于第二節(jié)點(diǎn)(P (N))，漏極電性連接于第一節(jié)點(diǎn)(Q(N))，源極電性連接于第二負(fù)電位(VSS2);第三十二晶體管(T32)，所述第三十二晶體管(T32)的柵極電性連接于第二節(jié)點(diǎn)(P(N))，漏極電性連接于輸出端(G(N))，源極電性連接于第一負(fù)電位(VSSl)； 所述第五十一晶體管(T51)、第五十二晶體管(T52)、第五十三晶體管(T53)、第五十四晶體管(T54)構(gòu)成第一主反相器，所述第一主反相器用于控制第三十二晶體管(T32)與第四十二晶體管(T42);所述第七十三晶體管(T73)、第七十四晶體管(T74)構(gòu)成第一輔助反相器，所述第一輔助反相器在作用期間提供給第一主反相器低電位，在非作用期間提供給第一主反相器高電位； 所述第二下拉維持模塊(602)包括第六十一晶體管(T61)，所述第六十一晶體管(T61)的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源(LC2)，源極電性連接于第七節(jié)點(diǎn)(V(N));第六十二晶體管(T62)，所述第六十二晶體管(T62)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第七節(jié)點(diǎn)(V (N))，源極電性連接于第一負(fù)電位(VSSl);第六十三晶體管(T63)，所述第六十三晶體管(T63)的柵極電性連接于第七節(jié)點(diǎn)(V(N))，漏極電性連接于第二低頻時(shí)鐘信號(hào)源(LC2)，源極電性連接于第四節(jié)點(diǎn)(S(N));第六十四晶體管(T64)，所述第六十四晶體管(T64)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第四節(jié)點(diǎn)(S(N))，源極電性連接第五節(jié)點(diǎn)(T(N));第八十三晶體管(T83)，所述第八十三晶體管(T83)的柵極電性連接于第七節(jié)點(diǎn)(V(N))，漏極電性連接于第二低頻時(shí)鐘信號(hào)源(LC2)，源極電性連接于第五節(jié)點(diǎn)(T(N));第八十四晶體管(T84)，所述第八十四晶體管(T84)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第五節(jié)點(diǎn)(T(N))，源極電性連接于恒壓低電位(DCL);第四十三晶體管(T43)，所述第四十三晶體管(T43)的柵極電性連接于第四節(jié)點(diǎn)(S(N))，漏極電性連接于第一節(jié)點(diǎn)(Q(N))，源極電性連接于第二負(fù)電位(VSS2);第三十三晶體管(T33)，所述第三十三晶體管(T33)的柵極電性連接于第四節(jié)點(diǎn)(S(N))，漏極電性連接于輸出端(G(N))，源極電性連接于第一負(fù)電位(VSSl)； 所述第六十一晶體管(T61)、第六十二晶體管(T62)、第六十三晶體管(T63)、第六十四晶體管(T64)構(gòu)成第二主反相器，所述第二主反相器用于控制第三十三晶體管(T33)與第四十三晶體管(T43);所述第八十三晶體管(T83)、第八十四晶體管(T84)構(gòu)成第二輔助反相器，所述第二輔助反相器在作用期間提供給第二主反相器低電位，在非作用期間提供給第二主反相器高電位； 所述第一負(fù)電位(VSSl)、第二負(fù)電位(VSS2)與恒壓低電位(DCL)的關(guān)系為:恒壓低電位(DCL)〈第二負(fù)電位(VSS2)〈第一負(fù)電位(VSSl)。
2.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述第一輔助反相器還包括第七十一晶體管(T71)，所述第七十一晶體管(T71)的柵極與漏極均電性連接于第一低頻時(shí)鐘信號(hào)源(LCl)，源極電性連接于第七十三晶體管(T73)的柵極；第七十二晶體管(T72)，所述第七十二晶體管(T72)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第七十三晶體管(T73)的柵極，源極電性連接于恒壓低電位(DCL);所述第七十三晶體管(T73)的柵極與第六節(jié)點(diǎn)(U(N))斷開(kāi)； 所述第二輔助反相器還包括第八十一晶體管(T81)，所述第八十一晶體管(T81)的柵極與漏極均電性連接于第二低頻時(shí)鐘信號(hào)源(LC2)，源極電性連接于第八十三晶體管(T83)的柵極；第八十二晶體管(T82)，所述第八十二晶體管(T82)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于第八十三晶體管(T83)的柵極，源極電性連接于恒壓低電位(DCL);所述第八十三晶體管(T83)的柵極與第七節(jié)點(diǎn)(V(N))斷開(kāi)。
3.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，采用的級(jí)傳方式是第N-1級(jí)傳給第N級(jí)。
4.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述上拉部分(200)包括第二十一晶體管(T21)，所述第二十一晶體管(T21)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于時(shí)鐘信號(hào)(CK(M))，源極電性連接于輸出端(G(N))； 所述下傳部分(300)包括第二十二晶體管(T22)，所述第二十二晶體管(T22)的柵極電性連接于第一節(jié)點(diǎn)(Q(N))，漏極電性連接于時(shí)鐘信號(hào)(CK(M))，源極電性連接于驅(qū)動(dòng)輸出端(ST(N))； 所述自舉電容部分(500)包括一電容(Cb)，所述電容(Cb)的一端電性連接于第一節(jié)點(diǎn)(Q(N))，另一端電性連接于輸出端(G(N))。
5.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述掃描驅(qū)動(dòng)電路的第一級(jí)連接關(guān)系中，第十一晶體管(Tll)的柵極與漏極均電性連接于電路的啟動(dòng)信號(hào)端(STV)。
6.如權(quán)利要求4所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述時(shí)鐘信號(hào)CK(M)的波形占空比不能大于25/75。
7.如權(quán)利要求6所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述時(shí)鐘信號(hào)(CK(M))的波形占空比為25/75。
8.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述第一節(jié)點(diǎn)Q(N)的信號(hào)輸出波形呈“凸”字形。
9.如權(quán)利要求1所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述第一低頻時(shí)鐘信號(hào)源(LCl)與第二低頻時(shí)鐘信號(hào)源(LC2)為兩個(gè)相位完全相反的低頻時(shí)鐘信號(hào)源。
10.如權(quán)利要求4所述的用于氧化物半導(dǎo)體薄膜晶體管的掃描驅(qū)動(dòng)電路，其特征在于，所述時(shí)鐘信號(hào)(CK(M))包含四組時(shí)鐘信號(hào):第一時(shí)鐘信號(hào)(CK(I))、第二時(shí)鐘信號(hào)(CK (2))、第三時(shí)鐘信號(hào)(CK (3))、第四時(shí)鐘信號(hào)(CK (4))，當(dāng)所述時(shí)鐘信號(hào)(CK(M))為第三時(shí)鐘信號(hào)(CK(3))時(shí)，所述第M+2組時(shí)鐘信號(hào)(CK(M+2))為第一時(shí)鐘信號(hào)(CK(I))，當(dāng)所述時(shí)鐘信號(hào)(CK(M))為第四時(shí)鐘信號(hào)(CK(4))時(shí)，所述第M+2組時(shí)鐘信號(hào)(CK(M+2))為第二時(shí)鐘信號(hào)(CK⑵)。
【文檔編號(hào)】G09G3/36GK104392700SQ201410626029
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2014年11月7日 優(yōu)先權(quán)日:2014年11月7日
【發(fā)明者】戴超 申請(qǐng)人:深圳市華星光電技術(shù)有限公司