移位寄存器單元及柵極驅(qū)動裝置制造方法
【專利摘要】公開了一種移位寄存器單元及柵極驅(qū)動裝置。該移位寄存器單元包括：預(yù)充電模塊，連接第一電壓源和信號輸入端，用于在信號輸入端的輸入信號的控制下將第一電壓源的電壓提供至第一節(jié)點(diǎn)，第一節(jié)點(diǎn)為預(yù)充電模塊的輸出節(jié)點(diǎn)；上拉模塊，連接第一時(shí)鐘信號端、信號輸出端和第一節(jié)點(diǎn)，用于在第一節(jié)點(diǎn)的電壓的控制下將第一時(shí)鐘信號端的時(shí)鐘信號提供給信號輸出端；復(fù)位模塊，連接第二電壓源、復(fù)位信號端和第一節(jié)點(diǎn)，用于在復(fù)位信號端的輸入信號的控制下將第二電壓源的電壓提供至第一節(jié)點(diǎn)；下拉模塊，連接第三低電壓源、第一時(shí)鐘信號端、第二時(shí)鐘信號端、第一節(jié)點(diǎn)和信號輸出端，用于在移位寄存器單元的非工作時(shí)間內(nèi)維持第一節(jié)點(diǎn)和信號輸出端為低電平。
【專利說明】移位寄存器單元及柵極驅(qū)動裝置

【技術(shù)領(lǐng)域】
[0001]本公開涉及液晶顯示器領(lǐng)域，尤其涉及一種移位寄存器單元和柵極驅(qū)動裝置。

【背景技術(shù)】
[0002]薄膜晶體管液晶顯示器(TFT-1XD)廣泛應(yīng)用于生產(chǎn)生活的各個(gè)領(lǐng)域，在進(jìn)行顯示時(shí)，TFT-1XD通過驅(qū)動電路來驅(qū)動顯示面板中的各個(gè)像素進(jìn)行顯示。TFT-1XD的驅(qū)動電路主要包括柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路。其中，數(shù)據(jù)驅(qū)動電路用于依據(jù)時(shí)鐘信號定時(shí)將輸入的數(shù)據(jù)順序鎖存并將鎖存的數(shù)據(jù)轉(zhuǎn)換成模擬信號后輸入到顯示面板的數(shù)據(jù)線。柵極驅(qū)動電路通常用移位寄存器來實(shí)現(xiàn)，所述移位寄存器將時(shí)鐘信號轉(zhuǎn)換成開啟/斷開電壓，分別輸出到顯示面板的各條柵線上。顯示面板上的一條柵線通常與一個(gè)移位寄存器單元(即移位寄存器的一級)對接。通過使得各個(gè)移位寄存器單元依序輪流輸出開啟電壓，實(shí)現(xiàn)對顯示面板中像素的逐行掃描。像素的這種逐行掃描按照掃描方向可分為單向掃描和雙向掃描。目前，在移動產(chǎn)品中，考慮到移動產(chǎn)品產(chǎn)能和良率的提升，通常要求能夠?qū)崿F(xiàn)雙向掃描。
[0003]另一方面，隨著平板顯示的發(fā)展，高分辨率、窄邊框成為發(fā)展的趨勢。針對這一趨勢，出現(xiàn)了 GOA (Gate Driver on Array,陣列基板柵極驅(qū)動)技術(shù)。GOA技術(shù)直接將TFT-1XD的柵極驅(qū)動電路集成制作在陣列基板上，由此來代替在面板外沿粘接的、由硅芯片制作的驅(qū)動芯片。由于該技術(shù)可以將驅(qū)動電路直接做在陣列基板上，面板周圍無需再粘接IC和布線，減少了面板的制作程序，降低了產(chǎn)品成本，同時(shí)提高了 TFT-LCD面板的集成度，使面板實(shí)現(xiàn)窄邊框和高分辨率。但是GOA技術(shù)存在固有的使用壽命及輸出穩(wěn)定性等方面的問題。在實(shí)際產(chǎn)品的GOA設(shè)計(jì)中，如何使用較少的電路元器件來實(shí)現(xiàn)移位寄存功能、并且減小輸出端噪聲以保持柵極驅(qū)動電路長期穩(wěn)定工作，是GOA設(shè)計(jì)的關(guān)鍵問題。


【發(fā)明內(nèi)容】

[0004]本公開提供了一種移位寄存器單元及柵極驅(qū)動裝置，用以消除移位寄存器單元輸出端的噪聲，提高工作的穩(wěn)定性。
[0005]根據(jù)本公開的一個(gè)方面，提供了一種移位寄存器單元，包括:預(yù)充電模塊，連接第一電壓源和信號輸入端，配置為在來自信號輸入端的輸入信號的控制下將第一電壓源的電壓提供至第一節(jié)點(diǎn)，所述第一節(jié)點(diǎn)為預(yù)充電模塊的輸出節(jié)點(diǎn)；上拉模塊，連接第一時(shí)鐘信號端、信號輸出端和所述第一節(jié)點(diǎn)，配置為在第一節(jié)點(diǎn)的電壓的控制下將來自第一時(shí)鐘信號端的時(shí)鐘信號提供給信號輸出端；復(fù)位模塊，連接第二電壓源、復(fù)位信號端和所述第一節(jié)點(diǎn)，配置為在來自復(fù)位信號端的輸入信號的控制下將第二電壓源的電壓提供至所述第一節(jié)點(diǎn)；下拉模塊，連接第三低電壓源、第一時(shí)鐘信號端、第二時(shí)鐘信號端、所述第一節(jié)點(diǎn)和信號輸出端，用于在所述移位寄存器單元的非工作時(shí)間內(nèi)維持所述第一節(jié)點(diǎn)和信號輸出端為低電平。
[0006]根據(jù)本公開的另一方面，提供了一種柵極驅(qū)動裝置，包括多個(gè)串聯(lián)的上述移位寄存器單元。其中，所述多個(gè)串聯(lián)的移位寄存器單元中除第一個(gè)移位寄存器單元和最后一個(gè)移位寄存器單元外，其余每個(gè)移位寄存器單元的信號輸出端均和與其相鄰的下一個(gè)移位寄存器單元的信號輸入端以及與其相鄰的上一個(gè)移位寄存器單元的復(fù)位信號端相連，所述第一個(gè)移位寄存器的信號輸入端輸入巾貞起始信號，信號輸出端與第二個(gè)移位寄存器的信號輸入端連接，所述最后一個(gè)移位寄存器的信號輸出端和與其相鄰的上一個(gè)移位寄存器的復(fù)位信號端相連接。
[0007]本公開實(shí)施例提供的移位寄存器單元和柵極驅(qū)動裝置通過在移位寄存器單元的非工作時(shí)間不斷對第一節(jié)點(diǎn)和信號輸出端進(jìn)行放噪，使得所述第一節(jié)點(diǎn)和信號輸出端在非工作時(shí)間內(nèi)維持在低電平，從而提高了移位寄存器單元和柵極驅(qū)動裝置的工作的穩(wěn)定性。

【專利附圖】

【附圖說明】
[0008]圖1示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器單元的功能框圖。
[0009]圖2示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器單元的具體電路結(jié)構(gòu)圖。
[0010]圖3示出了根據(jù)本發(fā)明實(shí)施例的、由多個(gè)移位寄存器單元級聯(lián)形成的柵極驅(qū)動裝置的示意圖。
[0011]圖4示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器單元進(jìn)行正向掃描時(shí)的時(shí)序圖。
[0012]圖5示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器單元進(jìn)行反向掃描時(shí)的時(shí)序圖。

【具體實(shí)施方式】
[0013]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0014]本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。在本實(shí)施例中，每個(gè)晶體管的漏極和源極的連接方式可以互換，因此，本發(fā)明實(shí)施例中各晶體管的漏極、源極實(shí)際是沒有區(qū)別的。這里，僅僅是為了區(qū)分晶體管除柵極之外的兩極，而將其中一極稱為漏極，另一極稱為源極，并且按附圖中的形態(tài)規(guī)定晶體管的上側(cè)端為漏極、下側(cè)端為源極。
[0015]圖1示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器單元的功能框圖。如圖1所示，該移位寄存器單元100包括:預(yù)充電模塊101，連接第一電壓源和信號輸入端INPUT，配置為在來自信號輸入端INPUT的輸入信號的控制下將第一電壓源的電壓提供至第一節(jié)點(diǎn)PU，所述第一節(jié)點(diǎn)I3U為預(yù)充電模塊的輸出節(jié)點(diǎn)；上拉模塊102，連接第一時(shí)鐘信號端、信號輸出端OUTPUT和所述第一節(jié)點(diǎn)PU，配置為在第一節(jié)點(diǎn)的電壓的控制下將來自第一時(shí)鐘信號端的時(shí)鐘信號提供給信號輸出端OUTPUT ;復(fù)位模塊103，連接第二電壓源、復(fù)位信號端RESET和所述第一節(jié)點(diǎn)PU，配置為在來自復(fù)位信號端RESET的輸入信號的控制下將第二電壓源的電壓提供至所述第一節(jié)點(diǎn)PU ;下拉模塊104，連接第三低電壓源VGL、第一時(shí)鐘信號端、第二時(shí)鐘信號端、所述第一節(jié)點(diǎn)I3U和信號輸出端OUTPUT，用于在所述移位寄存器單元100的非工作時(shí)間內(nèi)維持所述第一節(jié)點(diǎn)PU和信號輸出端OUTPUT為低電平。
[0016]圖2示出了圖1所示的移位寄存器單元的具體電路結(jié)構(gòu)圖。如圖2所示，預(yù)充電模塊101包括:第一晶體管M1，其柵極連接至信號輸入端INPUT，漏極連接至第一電壓源，源極連接至第一節(jié)點(diǎn)PU。
[0017]上拉模塊102包括:第三晶體管M3，其漏極連接至第一時(shí)鐘信號端，柵極連接至第一節(jié)點(diǎn)PU，源極連接至信號輸出端OUTPUT ;以及第一電容Cl，連接在第一節(jié)點(diǎn)PU和信號輸出端OUTPUT之間。
[0018]復(fù)位模塊103包括:第二晶體管M2，其源極連接至第二電壓源，漏極連接至第一節(jié)點(diǎn)PU，柵極連接至復(fù)位信號端RESET。
[0019]下拉模塊104包括:第二電容C2，其一端連接至第一時(shí)鐘信號端；第六晶體管M6，其源極連接至第三低電壓源VGL，柵極連接至第一節(jié)點(diǎn)PU，漏極經(jīng)由第二節(jié)點(diǎn)ro與第二電容C2的另一端相連接；放噪模塊1041，連接至連接第三低電壓源VGL、第二時(shí)鐘信號端、第一節(jié)點(diǎn)PU、第二節(jié)點(diǎn)ro和信號輸出端output，用于在移位寄存器單元100的非工作時(shí)間內(nèi)對所述第一節(jié)點(diǎn)I3U和信號輸出端OUTPUT放噪。
[0020]在所述下拉模塊104中，通過第二電容C2和第六晶體管M6控制第二節(jié)點(diǎn)H)處電平的高低，由此控制放噪模塊1041對第一節(jié)點(diǎn)I3U和信號輸出端OUTPUT進(jìn)行放噪。所述放噪模塊1041可以采用各種適當(dāng)?shù)碾娮釉骷韺?shí)現(xiàn)，例如如圖2所示，作為一種示例性實(shí)現(xiàn)方式，放噪模塊1041包括:第四晶體管M4，其柵極連接第二時(shí)鐘信號端，漏極連接信號輸出端OUTPUT，源極連接第三低電壓源VGL ;第五晶體管M5，其柵極連接第二節(jié)點(diǎn)H)，漏極連接信號輸出端OUTPUT，源極連接第三低電壓源VGL ;第七晶體管M7，其柵極連接第二節(jié)點(diǎn)PD，漏極連接第一節(jié)點(diǎn)PU，源極連接第三低電壓源VGL。
[0021]能夠理解，圖2中所示出的預(yù)充電模塊101、上拉模塊102、復(fù)位模塊103、下拉模塊104、放噪模塊1041的具體電路結(jié)構(gòu)僅僅是一種示例，各個(gè)模塊也可以采用其他適當(dāng)?shù)碾娐方Y(jié)構(gòu)，只要能分別實(shí)現(xiàn)各自的功能即可，本發(fā)明對此不做限制。
[0022]圖3示出了根據(jù)本發(fā)明實(shí)施例的、由多個(gè)上述移位寄存器單元100級聯(lián)形成的柵極驅(qū)動裝置的示意圖。
[0023]如圖3所示，在柵極驅(qū)動該裝置中，多個(gè)上述移位寄存器單元100串聯(lián)連接，并且其中除第一個(gè)移位寄存器單元Rl和最后一個(gè)移位寄存器單元Rm外，其余每個(gè)移位寄存器單元Rn(l < η < m)的信號輸出端OUTPUT均和與其相鄰的下一個(gè)移位寄存器單元Rn+1的信號輸入端INPUT以及與其相鄰的上一個(gè)移位寄存器單元Rn-1的復(fù)位信號端RESET相連；所述第一個(gè)移位寄存器單元Rl的信號輸入端INPUT輸入幀起始信號STV，信號輸出端OUTPUT與第二個(gè)移位寄存器單元R2的信號輸入端INPUT連接；所述最后一個(gè)移位寄存器單元Rm的信號輸出端OUTPUT和與其相鄰的上一個(gè)移位寄存器單元Rm-1的復(fù)位信號端RESET相連接。
[0024]另外，如圖3所示，在該柵極驅(qū)動裝置中，相鄰兩級移位寄存器單元的第一時(shí)鐘信號端輸入的時(shí)鐘信號互為反相，第二時(shí)鐘信號輸入端輸入的時(shí)鐘信號互為反相。例如移位寄存器單兀Rl的第一時(shí)鐘信號輸入端輸入CLK信號,第二時(shí)鐘信號輸入端輸入CLKB信號，移位寄存器單兀R2的第一時(shí)鐘信號輸入端輸入CLKB信號，第二時(shí)鐘信號輸入端輸入CLK信號，其中CLK信號和CLKB信號互為反相。
[0025]以下將參考圖4和5對根據(jù)本發(fā)明實(shí)施例的上述移位寄存器單元100的具體工作過程進(jìn)行描述。首先需要說明的是，根據(jù)本發(fā)明實(shí)施例的上述移位寄存器單元100能夠進(jìn)行雙向掃描。其中，在進(jìn)行正向掃描和反向掃描時(shí)，所述移位寄存器單兀的結(jié)構(gòu)不發(fā)生改變，只是信號輸入端和復(fù)位信號端的功能發(fā)生轉(zhuǎn)變，從而使得預(yù)充電模塊和復(fù)位模塊的功能發(fā)生對調(diào)。具體的，當(dāng)正向掃描時(shí)，第一電壓源輸出高電平信號VDD,第二電壓源輸出低電平信號VSS ;當(dāng)反向掃描時(shí),第一電壓源輸出低電平信號VSS,第二電壓源輸出高電平信號VDD,正向掃描時(shí)的信號輸入端INPUT用作反向掃描時(shí)的復(fù)位信號端RESET,而正向掃描時(shí)的復(fù)位信號端RESET則用作反向掃描時(shí)的信號輸入端INPUT。
[0026]首先結(jié)合圖4所示的正向掃描時(shí)的時(shí)序圖，對根據(jù)本發(fā)明實(shí)施例的移位寄存器單元在正向掃描時(shí)的具體工作過程進(jìn)行描述。具體的，該工作過程包括以下5個(gè)階段。
[0027]第一階段Tl:移位寄存器單元(Rn)的信號輸入端INPUT輸入高電平信號，其中，該信號輸入端INPUT的輸入信號為上一級移位寄存器單元(Rn-1)的信號輸出端OUTPUT的輸出信號；響應(yīng)于該高電平的輸入信號，晶體管Ml導(dǎo)通，此時(shí)第一時(shí)鐘信號端的時(shí)鐘信號CLK為低電平，第一電壓源VDD通過晶體管Ml對電容Cl充電，使得第一節(jié)點(diǎn)I3U點(diǎn)的電壓被拉高；晶體管M6在PU點(diǎn)的高電位的驅(qū)動下導(dǎo)通，從而將第二節(jié)點(diǎn)H)點(diǎn)拉至低電平VGL，進(jìn)而使得晶體管M5與M7截止；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB為高電平(如圖4所示，時(shí)鐘信號CLKB與CLK反相)，使得晶體管M4導(dǎo)通，從而對信號輸出端OUTPUT進(jìn)行放噪，由此能夠保證下一階段在信號輸出端OUTPUT的穩(wěn)定的信號輸出。
[0028]第二階段T2:信號輸入端INPUT的輸入信號變?yōu)榈碗娖?，使得Ml關(guān)斷，第一節(jié)點(diǎn)PU點(diǎn)繼續(xù)保持高電位；此時(shí)第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)楦唠娖?，第一?jié)點(diǎn)PU點(diǎn)的電壓由于自舉效應(yīng)(bootstrapping)而被放大,也就是說，電容Cl與PU節(jié)點(diǎn)相連的一端的電位在第一階段的基礎(chǔ)上繼續(xù)升高，第三晶體管M3保持導(dǎo)通狀態(tài)，因此，第一時(shí)鐘信號端輸入的高電平信號經(jīng)過第三晶體管M3傳輸至信號輸出端OUTPUT，即向信號輸出端OUTPUT傳輸驅(qū)動信號；另一方面，此時(shí)PU點(diǎn)為高電平，使得M6保持處于導(dǎo)通狀態(tài)，導(dǎo)致M5和M7繼續(xù)截止；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)榈碗娖?，使得晶體管M4截止，從而避免了信號輸出端OUTPUT輸出的高電平信號被下拉至低電平VGL，保證了信號輸出端OUTPUT的信號的穩(wěn)定輸出。
[0029]第三階段T3:復(fù)位信號端RESET的輸入信號變?yōu)楦唠娖叫盘?，其中該輸入信號為下一級移位寄存器單?Rn+Ι)的信號輸出端的輸出信號，晶體管M2導(dǎo)通，由此通過第二電壓源VSS將PU點(diǎn)拉至低電平，進(jìn)而使得晶體管M3截止，信號輸出端OUTPUT不再傳輸驅(qū)動信號，即輸出端OUTPUT關(guān)斷；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)楦唠娖?，使得M4處于導(dǎo)通狀態(tài)，從而將輸出信號端OUPUT復(fù)位至低電平VGL。
[0030]第四階段:第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)楦唠娖剑捎诖藭r(shí)點(diǎn)保持為低電平，M6處于截止?fàn)顟B(tài)，電容C2上的總電量Q = CV不發(fā)生改變，而電容量C為常量，因此響應(yīng)于CLK變?yōu)楦唠娖?，通過電容C2使得ro點(diǎn)的被拉至高電平；響應(yīng)于ro點(diǎn)為高電平，晶體管M5變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對信號輸出端OUTPUT放噪，同時(shí)晶體管M7也變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對PU點(diǎn)放噪。通過這一階段的放噪，使得主要是由時(shí)鐘信號CLK產(chǎn)生的噪聲電壓得以消除，從而實(shí)現(xiàn)信號輸出端OUTPUT的低電壓輸出，進(jìn)而保證了信號輸出的穩(wěn)定性。
[0031]第五階段:第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)榈碗娖?，由于此時(shí)點(diǎn)保持為低電平，M6處于截止?fàn)顟B(tài)，電容C2上的總電量Q = CV不發(fā)生改變，而電容量C為常量，因此響應(yīng)于CLK變?yōu)榈碗娖?，通過電容C2使得ro點(diǎn)的被拉至低電平；響應(yīng)于ro點(diǎn)為低電平，晶體管M5和M7變?yōu)榻刂?；與此同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)楦唠娖?，使得晶體管M4變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對信號輸出端OUTPUT進(jìn)行放噪。通過這一階段的放噪，使得主要是由時(shí)鐘信號CLK產(chǎn)生的噪聲電壓得以消除，從而實(shí)現(xiàn)信號輸出端OUTPUT的低電壓輸出，進(jìn)而保證了信號輸出的穩(wěn)定性。
[0032]之后，依次重復(fù)上述第四階段和第五階段，不斷對移位寄存器單元的PU點(diǎn)和信號輸出端進(jìn)行放噪，直至下一幀到來所述移位寄存器單元接收到信號輸入端INPUT的高電平信號后，重新執(zhí)行上述第一階段。
[0033]下面結(jié)合圖5所示的反向掃描時(shí)的時(shí)序圖，對根據(jù)本發(fā)明實(shí)施例的移位寄存器單元在反向掃描時(shí)的具體工作過程進(jìn)行描述。具體的，該工作過程包括以下5個(gè)階段:
[0034]第一階段Tl:移位寄存器單元(Rn)的復(fù)位信號端RESET輸入高電平信號，其中，該信號端輸入RESET的輸入信號為下一級移位寄存器單兀(Rn+Ι)的信號輸出端OUTPUT的輸出信號；響應(yīng)于該高電平的輸入信號，晶體管M2導(dǎo)通，此時(shí)第一時(shí)鐘信號端的時(shí)鐘信號CLK為低電平，第二電壓源VDD通過晶體管Ml對電容Cl充電，使得第一節(jié)點(diǎn)I3U點(diǎn)的電壓被拉高；晶體管M6在PU點(diǎn)的高電位的驅(qū)動下導(dǎo)通，從而將第二節(jié)點(diǎn)H)點(diǎn)拉至低電平VGL，進(jìn)而使得晶體管M5與M7截止；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB為高電平(如圖4所示，時(shí)鐘信號CLKB與CLK反相)，使得晶體管M4導(dǎo)通，從而對信號輸出端OUTPUT進(jìn)行放噪，由此能夠保證下一階段在信號輸出端OUTPUT的穩(wěn)定的信號輸出。
[0035]第二階段T2:復(fù)位信號端RESET的輸入信號變?yōu)榈碗娖?，使得M2關(guān)斷，第一節(jié)點(diǎn)PU點(diǎn)繼續(xù)保持高電位；此時(shí)第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)楦唠娖?，第一?jié)點(diǎn)PU點(diǎn)的電壓由于自舉效應(yīng)(bootstrapping)而被放大,也就是說，電容Cl與PU節(jié)點(diǎn)相連的一端的電位在第一階段的基礎(chǔ)上繼續(xù)升高，第三晶體管M3保持導(dǎo)通狀態(tài)，因此，第一時(shí)鐘信號端輸入的高電平信號經(jīng)過第三晶體管M3傳輸至信號輸出端OUTPUT，即向信號輸出端OUTPUT傳輸驅(qū)動信號；另一方面，此時(shí)PU點(diǎn)為高電平，使得M6保持處于導(dǎo)通狀態(tài)，導(dǎo)致M5和M7繼續(xù)截止；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)榈碗娖?，使得晶體管M4截止，從而避免了信號輸出端OUTPUT輸出的高電平信號被下拉至低電平VGL，保證了信號輸出端OUTPUT的信號的穩(wěn)定輸出。
[0036]第三階段T3:信號輸入端INPUT的輸入信號變?yōu)楦唠娖叫盘?，其中該輸入信號為上一級移位寄存器單?Rn-1)的信號輸出端的輸出信號，晶體管Ml導(dǎo)通，由此通過第一電壓源VSS將PU點(diǎn)拉至低電平，進(jìn)而使得晶體管M3截止，信號輸出端OUTPUT不再傳輸驅(qū)動信號，即輸出端OUTPUT關(guān)斷；同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)楦唠娖?，使得M4處于導(dǎo)通狀態(tài)，從而將輸出信號端OUPUT復(fù)位至低電平VGL。
[0037]第四階段:第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)楦唠娖?，由于此時(shí)點(diǎn)保持為低電平，M6處于截止?fàn)顟B(tài)，電容C2上的總電量Q = CV不發(fā)生改變，而電容量C為常量，因此響應(yīng)于CLK變?yōu)楦唠娖?，通過電容C2使得ro點(diǎn)的被拉至高電平；響應(yīng)于ro點(diǎn)為高電平，晶體管M5變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對信號輸出端OUTPUT放噪，同時(shí)晶體管M7也變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對PU點(diǎn)放噪。通過這一階段的放噪，使得主要是由時(shí)鐘信號CLK產(chǎn)生的噪聲電壓得以消除，從而實(shí)現(xiàn)信號輸出端OUTPUT的低電壓輸出，進(jìn)而保證了信號輸出的穩(wěn)定性。
[0038]第五階段:第一時(shí)鐘信號端的時(shí)鐘信號CLK變?yōu)榈碗娖?，由于此時(shí)點(diǎn)保持為低電平，M6處于截止?fàn)顟B(tài)，電容C2上的總電量Q = CV不發(fā)生改變，而電容量C為常量，因此響應(yīng)于CLK變?yōu)榈碗娖剑ㄟ^電容C2使得ro點(diǎn)的被拉至低電平；響應(yīng)于ro點(diǎn)為低電平，晶體管M5和M7變?yōu)榻刂梗慌c此同時(shí)，第二時(shí)鐘信號端的時(shí)鐘信號CLKB變?yōu)楦唠娖?，使得晶體管M4變?yōu)閷?dǎo)通，從而實(shí)現(xiàn)對信號輸出端OUTPUT進(jìn)行放噪。通過這一階段的放噪，使得主要是由時(shí)鐘信號CLK產(chǎn)生的噪聲電壓得以消除，從而實(shí)現(xiàn)信號輸出端OUTPUT的低電壓輸出，進(jìn)而保證了信號輸出的穩(wěn)定性。
[0039]之后，依次重復(fù)上述第四階段和第五階段，不斷對移位寄存器單元的PU點(diǎn)和信號輸出端進(jìn)行放噪，直至下一幀到來所述移位寄存器單元接收到復(fù)位信號入端RESET的高電平信號后，重新執(zhí)行上述第一階段。
[0040]從以上的描述可以看出，根據(jù)本發(fā)明實(shí)施例的移位寄存器單元在不工作期間不斷對信號輸出端OUTPUT和第一節(jié)點(diǎn)點(diǎn)進(jìn)行循環(huán)放噪，使得移位寄存器單元除了輸出驅(qū)動信號的工作時(shí)間，其信號輸出端OUTPUT和PU點(diǎn)始終保持低電位，從而消除了輸出端噪聲、提高了工作穩(wěn)定性，延長了使用壽命；同時(shí)，根據(jù)本發(fā)明實(shí)施例的移位寄存器單元中采用的晶體管較少，因而能夠?qū)崿F(xiàn)液晶顯示器的窄邊框設(shè)計(jì)。
[0041]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種移位寄存器單元，包括: 預(yù)充電模塊，連接第一電壓源和信號輸入端，配置為在來自信號輸入端的輸入信號的控制下將第一電壓源的電壓提供至第一節(jié)點(diǎn)，所述第一節(jié)點(diǎn)為預(yù)充電模塊的輸出節(jié)點(diǎn)； 上拉模塊，連接第一時(shí)鐘信號端、信號輸出端和所述第一節(jié)點(diǎn)，配置為在第一節(jié)點(diǎn)的電壓的控制下將來自第一時(shí)鐘信號端的時(shí)鐘信號提供給信號輸出端； 復(fù)位模塊，連接第二電壓源、復(fù)位信號端和所述第一節(jié)點(diǎn)，配置為在來自復(fù)位信號端的輸入信號的控制下將第二電壓源的電壓提供至所述第一節(jié)點(diǎn)； 下拉模塊，連接第三低電壓源、第一時(shí)鐘信號端、第二時(shí)鐘信號端、所述第一節(jié)點(diǎn)和信號輸出端，配置為在所述移位寄存器單元的非工作時(shí)間內(nèi)維持所述第一節(jié)點(diǎn)和信號輸出端為低電平。
2.根據(jù)權(quán)利要求1所述的移位寄存器單元，所述預(yù)充電模塊包括: 第一晶體管，其柵極連接至信號輸入端，漏極連接至第一電壓源，源極連接至第一節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的移位寄存器單元，所述復(fù)位模塊包括: 第二晶體管，其源極連接至第二電壓源，漏極連接至第一節(jié)點(diǎn)，柵極連接至復(fù)位信號端。
4.根據(jù)權(quán)利要求1所述的移位寄存器單元，所述上拉模塊包括: 第三晶體管，其漏極連接至第一時(shí)鐘信號端，柵極連接至第一節(jié)點(diǎn)，源極連接至信號輸出端； 第一電容，連接在第一節(jié)點(diǎn)和信號輸出端之間。
5.根據(jù)權(quán)利要求1所述的移位寄存器單元，所述下拉模塊包括: 第二電容，其一端連接至第一時(shí)鐘信號端； 第六晶體管，其源極連接至第三低電壓源，柵極連接至第一節(jié)點(diǎn)，漏極經(jīng)由第二節(jié)點(diǎn)與第二電容的另一端相連接； 放噪模塊，連接至第三低電壓源、第二時(shí)鐘信號端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和信號輸出端，用于在所述移位寄存器單元的非工作時(shí)間內(nèi)對所述第一節(jié)點(diǎn)和信號輸出端放噪。
6.根據(jù)權(quán)利要求5所述的移位寄存器單元，所述放噪模塊包括: 第四晶體管，其柵極連接第二時(shí)鐘信號端，漏極連接信號輸出端，源極連接第三低電壓源； 第五晶體管，其柵極連接第二節(jié)點(diǎn)，漏極連接信號輸出端，源極連接第三低電壓源； 第七晶體管，其柵極連接第二節(jié)點(diǎn)，漏極連接第一節(jié)點(diǎn)，源極連接第三低電壓源。
7.根據(jù)權(quán)利要求1-6中任一項(xiàng)所述的移位寄存器單元， 在正向掃描時(shí)，第一電壓源輸出高電平信號，第二電壓源輸出低電平信號； 在反向掃描時(shí)，第一電壓源輸出低電平信號，第二電壓源輸出高電平信號； 其中，正向掃描時(shí)的信號輸入端用作反向掃描時(shí)的復(fù)位信號端，正向掃描時(shí)的復(fù)位端用作反向掃描時(shí)的信號輸入端。
8.根據(jù)權(quán)利要求1-6中任一項(xiàng)所述的移位寄存器單元，其中所述第二時(shí)鐘信號端的時(shí)鐘信號與第一時(shí)鐘信號端的時(shí)鐘信號反相。
9.一種柵極驅(qū)動裝置，包括多個(gè)串聯(lián)的移位寄存器單元，每個(gè)所述移位寄存器單元包括: 預(yù)充電模塊，連接第一電壓源和信號輸入端，配置為在來自信號輸入端的輸入信號的控制下將第一電壓源的電壓提供至第一節(jié)點(diǎn)，所述第一節(jié)點(diǎn)為預(yù)充電模塊的輸出節(jié)點(diǎn)； 上拉模塊，連接第一時(shí)鐘信號端、信號輸出端和所述第一節(jié)點(diǎn)，配置為在第一節(jié)點(diǎn)的電壓的控制下將來自第一時(shí)鐘信號端的時(shí)鐘信號提供給信號輸出端； 復(fù)位模塊，連接第二電壓源、復(fù)位信號端和所述第一節(jié)點(diǎn)，配置為在來自復(fù)位信號端的輸入信號的控制下將第二電壓源的電壓提供至所述第一節(jié)點(diǎn)； 下拉模塊，連接第三低電壓源、第一時(shí)鐘信號端、第二時(shí)鐘信號端、所述第一節(jié)點(diǎn)和信號輸出端，用于在所述移位寄存器單元的非工作時(shí)間內(nèi)維持所述第一節(jié)點(diǎn)和信號輸出端為低電平， 其中所述多個(gè)串聯(lián)的移位寄存器單元中除第一個(gè)移位寄存器單元和最后一個(gè)移位寄存器單元外，其余每個(gè)移位寄存器單元的信號輸出端均和與其相鄰的下一個(gè)移位寄存器單元的信號輸入端以及與其相鄰的上一個(gè)移位寄存器單元的復(fù)位信號端相連， 所述第一個(gè)移位寄存器單元的信號輸入端輸入幀起始信號，信號輸出端與第二個(gè)移位寄存器單元的信號輸入端連接，所述最后一個(gè)移位寄存器單元的信號輸出端和與其相鄰的上一個(gè)移位寄存器單元的復(fù)位信號端相連接。
10.根據(jù)權(quán)利要求9所述的柵極驅(qū)動裝置，其中 相鄰兩級移位寄存器單元的第一時(shí)鐘信號端輸入的時(shí)鐘信號互為反相，第二時(shí)鐘信號端輸入的時(shí)鐘信號互為反相。
【文檔編號】G09G3/36GK104240766SQ201410502733
【公開日】2014年12月24日 申請日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】古宏剛, 李小和, 李紅敏, 邵賢杰, 姜清華 申請人:合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司