有源矩陣面板、檢測裝置和檢測系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及有源矩陣面板、檢測裝置和檢測系統(tǒng)。一種有源矩陣面板包括與多個晶體管的控制電極連接的柵極線和向柵極線供給導(dǎo)通電壓和非導(dǎo)通電壓的驅(qū)動電路。驅(qū)動電路包括包含相互連接的多個移位寄存器單元電路的移位寄存器和包含移位寄存器單元電路的輸出信號所輸入的多個解復(fù)用器單元電路的解復(fù)用器。解復(fù)用器單元電路包含用于向柵極線供給導(dǎo)通電壓的第一晶體管和用于向柵極線供給非導(dǎo)通電壓的第二晶體管。當(dāng)?shù)诙w管處于導(dǎo)通狀態(tài)時，第一晶體管從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
【專利說明】有源矩陣面板、檢測裝置和檢測系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及有源矩陣面板、檢測裝置和檢測系統(tǒng)。
【背景技術(shù)】
[0002]通過使用薄膜半導(dǎo)體制造技術(shù)制造具有包含諸如薄膜晶體管(TFT)的開關(guān)元件的像素的陣列(像素陣列)的有源矩陣面板。近年，在有源矩陣面板中，需要采用面板上系統(tǒng)(system-on-panel)設(shè)計。該設(shè)計包括在TFT處理中在基板上一體地形成諸如柵極驅(qū)動器電路的驅(qū)動電路。特別地，對于具有組合開關(guān)元件和諸如光電轉(zhuǎn)換元件的轉(zhuǎn)換元件的像素的陣列(像素陣列)的檢測裝置，為了減小像素節(jié)距(Pitch)、部件數(shù)量和邊界寬度，需要面板上系統(tǒng)設(shè)計。用于這種檢測裝置的面板上系統(tǒng)型柵極驅(qū)動器電路具有以下的技術(shù)問題。
[0003](I)切換驅(qū)動?xùn)艠O線的數(shù)量的功能
[0004]驅(qū)動電路依次施加用于使得與一個至幾個柵極線連接的像素TFT導(dǎo)通的電壓(導(dǎo)通電壓)。在一次驅(qū)動的柵極線的數(shù)量為I個的情況下，模式為正常(高分辨率)模式。在數(shù)量為多個的情況下，模式為將像素的光信號電荷相加的像素加算(高靈敏度)模式。特別地，在放射線檢測裝置中，這些模式可被切換，以在抑制病人的放射線暴露劑量的同時獲取最佳的圖像。
[0005](2)非選擇時段期間的柵極線電勢的穩(wěn)定化
[0006]即使在向某柵極線施加導(dǎo)通電壓的時間段期間，也不向大多數(shù)的柵極線施加導(dǎo)通電壓。當(dāng)柵極線進(jìn)入浮置狀態(tài)時，柵極線的電壓由于與信號線的電容耦合和外部電磁場而改變，由此降低讀出圖像質(zhì)量。特別地，用于放射線檢測裝置的有源矩陣面板具有數(shù)量為顯示設(shè)備的約3倍的柵極線，同時以高分辨率測量像素的電荷量。因此，使不施加導(dǎo)通電壓的時間段(非選擇時段)期間的柵極線電壓穩(wěn)定化是特別重要的。
[0007]作為解決與以上的問題類似的問題的電路，美國2008/0316156公開了用于液晶顯示器設(shè)備(IXD)的驅(qū)動電路。所述驅(qū)動電路與基板一體地形成為單一導(dǎo)電型TFT。美國2008/0316156中的驅(qū)動電路包含移位寄存器和掃描電壓產(chǎn)生電路。掃描電壓產(chǎn)生電路用作將移位寄存器的輸出電壓分入多個柵極線中的解復(fù)用器(demultiplexer)?？赏ㄟ^控制要提供給掃描電壓產(chǎn)生電路的時鐘的定時，改變每次驅(qū)動的柵極線的數(shù)量。移位寄存器不僅可輸出主輸出信號(第一偏移脈沖電壓)，而且可輸出其互補(bǔ)輸出信號(第二偏移脈沖電壓)。通過使用這些信號，在大部分的非選擇時段期間，柵極線與DC電源連接，并且，可避免柵極線的浮置狀態(tài)。
[0008]但是，由于美國2008/0316156中的移位寄存器輸出作為第一和第二偏移脈沖的兩種類型的輸出信號，因此，該寄存器具有復(fù)雜的電路配置。美國2008/0316156中的移位寄存器對于各單元電路包含18個TFT。即使諸如美國2008/0316156中的圖4中Trl和Tr2的冗余TFT被計數(shù)為一個TFT，寄存器也對于各單元電路包含10個TFT。具有這種復(fù)雜的電路配置的驅(qū)動電路具有大的布局面積，并且導(dǎo)致制造產(chǎn)量的降低。
[0009]本發(fā)明的目的是，減少有源矩陣面板中的柵極線的驅(qū)動電路的布局面積，并提高制造產(chǎn)量。

【發(fā)明內(nèi)容】

[0010]本發(fā)明的有源矩陣面板包括:與多個晶體管的控制電極連接的柵極線，以及，向柵極線供給導(dǎo)通電壓和非導(dǎo)通電壓的驅(qū)動電路，其中，驅(qū)動電路包括:包含相互連接的多個移位寄存器單元電路的移位寄存器，以及，包含移位寄存器單元電路的輸出信號所輸入的多個解復(fù)用器單元電路的解復(fù)用器，解復(fù)用器單元電路包含:用于向柵極線供給導(dǎo)通電壓的第一晶體管，以及，用于向柵極線供給非導(dǎo)通電壓的第二晶體管，并且，當(dāng)?shù)诙w管處于導(dǎo)通狀態(tài)時，第一晶體管從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
[0011]本發(fā)明可減少移位寄存器的電路規(guī)模和驅(qū)動電路的布局面積，并提高制造產(chǎn)量。
[0012]從參照附圖對示例性實施例的以下描述，本發(fā)明的其它特征將變得清晰。
【專利附圖】

【附圖說明】
[0013]圖1是示出根據(jù)第一實施例的有源矩陣面板的配置例的示圖。
[0014]圖2A是示出與第一實施例有關(guān)的驅(qū)動電路的配置例的示圖。
[0015]圖2B是示出移位寄存器單元電路的配置例的示圖。
[0016]圖2C是示出解復(fù)用器單元電路的配置例的示圖。
[0017]圖3是示出與第一實施例有關(guān)的移位寄存器的操作的例子的定時圖。
[0018]圖4是詳細(xì)示出與第一實施例有關(guān)的驅(qū)動電路的先頭部分的電路圖。
[0019]圖5是示出與第一實施例有關(guān)的正常模式中的操作的例子的定時圖。
[0020]圖6是示出與第一實施例有關(guān)的像素加算模式中的操作的例子的定時圖。
[0021]圖7A是示出與第一實施例有關(guān)的交錯模式中的奇數(shù)幀的操作的例子的定時圖。
[0022]圖7B是示出與第一實施例有關(guān)的交錯模式中的偶數(shù)幀的操作的例子的定時圖。
[0023]圖8是示出與第二實施例有關(guān)的有源矩陣面板的配置例的示圖。
[0024]圖9A是示出與第二實施例有關(guān)的驅(qū)動電路的配置例的示圖。
[0025]圖9B是示出與第二實施例有關(guān)的移位寄存器單元電路的配置例的示圖。
[0026]圖10是詳細(xì)示出與第二實施例有關(guān)的驅(qū)動電路的先頭部分的電路圖。
[0027]圖11是示出與第二實施例有關(guān)的正常模式中的操作的例子的定時圖。
[0028]圖12A是示出放射線檢測裝置的像素的配置例的示意性平面圖。
[0029]圖12B是示出像素的配置例的示意性截面圖。
[0030]圖13是示出放射線檢測裝置的配置例的示圖。
[0031]圖14是示出第一實施例中的薄膜晶體管的溝道寬度和溝道長度的例子的示圖。
[0032]圖15是示出第二實施例中的薄膜晶體管的溝道寬度和溝道長度的例子的示圖。
【具體實施方式】
[0033]現(xiàn)在將根據(jù)附圖詳細(xì)描述本發(fā)明的優(yōu)選實施例。
[0034](第一實施例)
[0035]圖1是示出根據(jù)本發(fā)明的第一實施例的包含有源矩陣面板的檢測裝置的配置例的示圖。如圖1所示，檢測裝置100包括像素110在絕緣基板101上被布置成矩陣的像素陣列。在本實施例中，像素陣列被布置成M行和N列，這里，M是偶數(shù)。像素110包含將放射線或光轉(zhuǎn)換成電荷的轉(zhuǎn)換元件111和輸出根據(jù)轉(zhuǎn)換的電荷的電信號的開關(guān)元件(晶體管)112。轉(zhuǎn)換元件111的第一電極與開關(guān)元件112的源極和漏極中的一個電連接。轉(zhuǎn)換元件111的第二電極與電極布線180電連接。開關(guān)元件112的源極和漏極中的另一個與信號線170電連接。沿列方向布置多個信號線170 (N個線)。各信號線以共享的方式與沿列方向布置的開關(guān)元件112的源極和漏極中的另一個連接。信號線進(jìn)一步通過相應(yīng)的連接端子SI~Sn與外部讀出電路130連接。開關(guān)元件112的控制電極(柵電極)與柵極線160電連接。沿行方向布置多個柵極線160 (M個線)。各柵極線以共享的方式與沿行方向布置的開關(guān)元件112的柵極連接。柵極線進(jìn)一步與設(shè)置在絕緣基板101上的驅(qū)動電路120連接。驅(qū)動電路120向柵極線160供給導(dǎo)通電壓和非導(dǎo)通電壓。
[0036] 驅(qū)動電路120通過連接端子Vdd和Vss與電源140連接，并通過連接端子VCLl、VCL2、ST、GCL1和GCL2與控制器150連接。電源140向電極布線180供給要被供給到轉(zhuǎn)換元件111的電壓Vs，并且向驅(qū)動電路120供給用于使開關(guān)元件112處于導(dǎo)通狀態(tài)的第一電壓Vdd和用于使該元件處于非導(dǎo)通狀態(tài)的第二電壓Vss?？刂破?50向驅(qū)動電路120供給開始信號OST、移位寄存器190的時鐘信號Φνα?和Φνα2、以及解復(fù)用器195的時鐘信號OGCLl和OGCL2 (圖2A)。開始信號OST是用于開始移位寄存器190的操作的信號(圖2A)。開始信號OST、時鐘信號Φνα?、Φνα2、OGCLl和OGCL2的最大電壓值是VDD，并且，其最小電壓值是Vss。時鐘信號Φναι和Φνα2具有彼此相差iso度的相位。vDD和Vss被設(shè)定以滿足I Vdd-Vss I >2VTH，這里，閾值電壓Vth是配置驅(qū)動電路120的薄膜晶體管的閾值電壓。
[0037]圖2A是示出驅(qū)動電路120的配置例的示圖。驅(qū)動電路120包含移位寄存器190和解復(fù)用器195。移位寄存器190包含相互連接的至少M/2個移位寄存器單元電路191。移位寄存器單元電路191從其頭起由A (1)、A (2)、-A (M/2)表示。如圖2B所示，移位寄存器單元電路A (η)具有信號輸入端子SET、RESET和VCLK、電源輸入端子VSS和信號輸出端子S0UT。移位寄存器單元電路A (η)的信號輸入端子SET與移位寄存器單元電路A (η_1)的信號輸出端子SOUT連接。另外，開始信號OST被輸入到移位寄存器單元電路A (I)的信號輸入端子SET中。移位寄存器單元電路A (η)的信號輸入端子RESET與移位寄存器單元電路A (n+1)的信號輸出端子SOUT連接。為了確保完成移位寄存器操作，由控制器150等產(chǎn)生的希望的控制信號可被輸入到最后級處的移位寄存器單元電路A (M/2)的信號輸入端子RESET中。時鐘信號OVCLl被輸入到奇數(shù)移位寄存器單元電路A (η)的信號輸入端子VCLK中。信號時鐘OVCL2被輸入到偶數(shù)移位寄存器單元電路A (η)的信號輸入端子VCLK中。第二電壓Vss被輸入到移位寄存器單元電路A (η)的電源輸入端子VSS中。移位寄存器單元電路A (η)的信號輸出端子SOUT與后面提到的解復(fù)用器單元電路B (2η-1)和B (2η)的信號輸入端子DIN連接。
[0038]解復(fù)用器195包含M個或更多個解復(fù)用器單元電路196。解復(fù)用器單元電路196從其頭起由B (I)、B (2)、-B (M)表示。在本實施例中，兩個解復(fù)用器單元電路196與一個移位寄存器單元電路191對應(yīng)。解復(fù)用器單元電路196接收移位寄存器單元電路191的輸出信號。如圖2C所不,解復(fù)用器單兀電路B (η)包含信號輸入端子DIN和GCLK、電源輸入端子VDD和VSS、以及信號輸出端子D0UT。時鐘信號OGCLl被輸入到奇數(shù)解復(fù)用器單元電路B (η)的信號輸入端子GCLK中。時鐘信號OGCL2被輸入到偶數(shù)解復(fù)用器單元電路B (η)的信號輸入端子GCLK中。第一電壓Vdd和第二電壓Vss被輸入到解復(fù)用器單元電路B(η)的相應(yīng)的電源輸入端子VDD和VSS中。解復(fù)用器單元電路B (η)的信號輸出端子DOUT和與其對應(yīng)的相應(yīng)的柵極線連接。
[0039]圖2Β示出移位寄存器單元電路A (η)的內(nèi)部配置的例子。移位寄存器單元電路A(η)包含薄膜晶體管Tl~Τ4和電容元件Cl。圖2C示出解復(fù)用器單元電路B (η)的內(nèi)部配置的例子。解復(fù)用器單元電路B (η)包含薄膜晶體管Τ5~T9和電容元件C2。第一晶體管Τ6是用于經(jīng)由輸出端子DOUT向柵極線160供給導(dǎo)通電壓的晶體管。第二晶體管Τ7是用于經(jīng)由輸出端子DOUT向柵極線160供給非導(dǎo)通電壓的晶體管。薄膜晶體管Τ8和T9形成電源電壓分別為Vdd和Vss的Ε/Ε逆變器(inverter)。逆變器包含向第二晶體管T7的控制電極(柵電極)供給第一電壓Vdd的第三晶體管T8和向第二晶體管T7的控制電極供給第二電壓Vss的第四晶體管T9。逆變器接收第一晶體管T6、第二晶體管T7和柵極線160的互連節(jié)點DOUT的電勢作為輸入信號，并且將從輸入信號逆變的信號輸出到第二晶體管T7的控制電極。在對于逆變器的輸入電壓(薄膜晶體管T8的柵極電壓和薄膜晶體管T9的源極電壓)分別為Vdd和Vss的情況下，逆變器的輸出電壓即點r處的電壓Vr為八或VH。滿足Vh=Vdd_Vth。\根據(jù)作為相對于薄膜晶體管T8的W/L比的薄膜晶體管T9的W/L比的β Ε9改變。
[0040]β Κ9= (W9/L9)/(W8/L8)，
[0041]其中，以下，W表示溝道寬度，L表示溝道長度，下標(biāo)表示相應(yīng)的晶體管編號(Tl、T2、…)。例如。第一晶體管T6的溝道寬度和溝道長度分別被定義為W6和1^6。第二晶體管T7的溝道寬度和溝道長度分別被定義為W7和L7。第三晶體管T8的溝道寬度和溝道長度被定義為W8和L8。第四晶體管T9的溝道寬度和溝道長度被定義為W9和L9。三個或更多個解復(fù)用器單元電路196可與一個移位寄存器單元電路191連接。例如，在連接四個解復(fù)用器單元電路196與一個移位寄存器單元電路191的情況下，移位寄存器單元電路191的數(shù)量至少為M/4，并且，采取諸如OGCLl~OGCL4的四個系列的時鐘信號。配置開關(guān)元件112和驅(qū)動電路120的薄膜晶體管中的每一個可由非晶半導(dǎo)體材料(例如，非晶硅)、多晶半導(dǎo)體材料(例如，多晶硅)、有機(jī)半導(dǎo)體材料和氧化物半導(dǎo)體材料中的任一種制成。
[0042]下面將單獨關(guān)于(I)移位寄存器和(2)解復(fù)用器描述驅(qū)動電路120的操作。這里，薄膜晶體管Tl~T9中的每一個的閾值電壓為VTH。在薄膜晶體管的閾值電壓相互不同的情況下，如果相關(guān)的薄膜晶體管的閾值電壓的平均值被定義為Vth，那么可使得以下的討論有效。
[0043](I)移位寄存器
[0044]將參照圖2A、圖2B和圖3，描述移位寄存器190的操作。開始信號OST被輸入到移位寄存器單兀電路A (I)的信號輸入端子SET中。時鐘信號C1VCLl被輸入到信號輸入端子VCLK中。移位寄存器單元電路A (2)的輸出信號VSOUT (2)被輸入到信號輸入端子RESET中。移位寄存器單元電路A (I)的輸出信號VSOUT (I)被輸入到移位寄存器單元電路A (2)的信號輸入端子SET中。時鐘信號OVCL2被輸入到信號輸入端子VCLK中。移位寄存器單元電路A (3)的輸出信號VSOUT (3)被輸入到信號輸入端子RESET中。
[0045]圖3是示出移位寄存器190的操作的定時圖。該示圖還示出第一級處的移位寄存、器單元電路A (I)中的點p處的電壓Vp (I)的時間變化。
[0046]首先，討論移位寄存器單元電路A (I)的操作。在時間til處，當(dāng)開始信號OST上升時，電壓Vp (I)通過薄膜晶體管Tl增加到約Vdd-Vth,并且，薄膜晶體管T2進(jìn)入導(dǎo)通狀態(tài)。在時間U2處，開始信號OST下降并且時鐘信號Φναι上升。時鐘信號Φναι被輸入到移位寄存器單元電路A (I)的信號輸入端子VCLK中，并且，薄膜晶體管Τ2的柵電極和源電極經(jīng)由電容元件Cl相互連接。因此，電壓Vp (I)增加到約(2Vdd-Vss-Vth)(引導(dǎo)操作(bootstrap operation))。這里,如果(2VDD-VSS_VTH)> (VDD+Vth),那么 VSOUT (1)=VDD。在時間ti3處，當(dāng)時鐘信號Φναι下降并且時鐘信號Φνα2上升時，vsouT (2) = vDD成立。因此，薄膜晶體管T3和T4變得導(dǎo)通，并且，VSOUT (I) = Vss成立。
[0047]下面，討論第二移位寄存器單元電路A (2)的操作。移位寄存器單元電路A (2)在時間tl2處被VSOUT (I)= Vdd的狀態(tài)觸發(fā)，從而以與移位寄存器單元電路A (I)類似的方式操作，相對于移位寄存器單元電路A (I)具有規(guī)定時間段(=tl3-tl2)的延遲。
[0048]類似地，移位寄存器單元電路A (n+1)以與移位寄存器單元電路A (η)類似的方式操作，相對于移位寄存器單元電路A (η)具有規(guī)定時間的延遲。如圖3所示，重復(fù)的操作允許移位寄存器190依次向VSOUT (η)供給Vdd電壓脈沖。
[0049](2)解復(fù)用器
[0050]將參照圖2Α、圖2C、圖4、圖5和圖6，描述解復(fù)用器195的操作。圖4是詳細(xì)示出驅(qū)動電路120的先頭部分的電路圖。該示圖示出移位寄存器單元電路A (I)以及解復(fù)用器單元電路B (I)和B (2)。解復(fù)用器單元電路B (I)和B (2)的信號輸出端子DOUT處的輸出電壓分別被定義為對于第一行和第二行的柵極線的輸出電壓Vg (I)和Vg (2)。解復(fù)用器195可以在正常模式、像素加算模式和交錯模式中的任何模式中操作。
[0051](2-1)正常模式
[0052]圖5是示出正常模式中的解復(fù)用器單元電路B (I)和B (2)的操作的定時圖。時鐘信號OGCLl和OGCL2具有彼此相差180度的相位。還示出解復(fù)用器單元電路B (I)和B (2)中的點q和r處的電壓Vq (l)、Vq (2)、Vr (I)和Vr (2)的時間變化。以下將依次描述操作。
[0053](A)時間t21之前
[0054]VSOUT (I) = Vq (I) = Vq (2) = Vss成立，并且薄膜晶體管T6和T6'處于非導(dǎo)通狀態(tài)。滿足Vr (I) = Vr (2) = Vh和Vg (I) = Vg (2) = Vss。薄膜晶體管T7和T7'處于導(dǎo)通狀態(tài)。
[0055](B)時間 t21
[0056]當(dāng)滿足VSOUT (I)= Vdd時，電壓Vq (I)和Vq (2)充電到Vdd-Vtho結(jié)果，薄膜晶體管T6和T6'處于導(dǎo)通狀態(tài)，直到后述的時間t26。滿足OGCLl = OGCL2 = Vss和Vr (I)=Vr (2)=Vh。薄膜晶體管T7和T7'處于導(dǎo)通狀態(tài)。滿足Vg (I)=Vg (2) = Vsso即，當(dāng)?shù)诙w管T7和T7'處于導(dǎo)通狀態(tài)時，第一晶體管T6和T6'從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
[0057](C)時間 t22
[0058]柵極線具有成分是金屬材料的電阻、像素區(qū)域中的柵極線與信號線之間的相交電容、以及直到像素區(qū)域的各種布線的相交電容的寄生電阻RpaM和寄生電容Cpara。因此，柵極線以約τ = RparaXCpara (秒)的延遲被充電和放電。在時刻t22處，當(dāng)時鐘信號OGCLl上升時，電壓Vg (I)不立即改變，并且，滿足Vg (I) = Vss,Vq (I) = Vdd-Vth和Vr (1) = VH。薄膜晶體管T7處于導(dǎo)通狀態(tài)。
[0059](D)時間 t23
[0060]當(dāng)在時間t22之后大約經(jīng)過時間段τ時，由于薄膜晶體管Τ6的柵電極和源電極經(jīng)由電容元件C2相互連接，因此，電壓Vq (I)增加到2Vdd-Vss_Vth并且電壓Vg (I)變?yōu)楹愣ㄖ?=VDD)。此時，電壓Vr (I)變?yōu)橛杀∧ぞw管T8和T9的溝道電阻比確定的值(=八)，并且，薄膜晶體管T7進(jìn)入非導(dǎo)通狀態(tài)。如上所述，在柵極線160的電壓Vg (I)變?yōu)閷?dǎo)通電壓Vdd之后，第四晶體管T9變?yōu)閷?dǎo)通，電壓Vr (I)變?yōu)殡妷篭，并且，第二晶體管T7進(jìn)入非導(dǎo)通狀態(tài)。在柵極線160的電壓變?yōu)閷?dǎo)通電壓Vdd之后，第二晶體管T7的控制電極的電壓Vr (I)變?yōu)椴淮笥诘诙w管T7的閾值電壓Vth的電壓\。
[0061](E)時間 t24
[0062]在時刻t24處，當(dāng)變得滿足OGCLl = Vss時，與時間t22同樣，電壓Vg (I)不立即改變，并且，滿足Vg (I) = VDD、Vq (I) = 2Vdd-Vss-Vth和Vr (I) = Vl。薄膜晶體管T7處于非導(dǎo)通狀態(tài)。
[0063](F)時間 t25
[0064]當(dāng)在時間t24之后大約經(jīng)過時間段τ時，電壓Vq (I)降低到VDD_VTH。滿足Vg
(1)= Vss和Vr (I) = VH。薄膜晶體管T7進(jìn)入導(dǎo)通狀態(tài)。然后，直到時間t26，保持滿足OGCLl = Vss 和 Vg (I) = Vss 的狀態(tài)。
[0065](G)時間t25之后
[0066]解復(fù)用器單元電路B (2)以與以上方式類似的方式操作。即，如上所述，電壓Vq
(2)、Vr(2)和Vg (2)以及薄膜晶體管T7,的導(dǎo)通/非導(dǎo)通狀態(tài)根據(jù)時鐘信號OGCL2的轉(zhuǎn)變而改變。
[0067](H)時間 t26
[0068]滿足VSOUT (I) = Vsso薄膜晶體管T6和T6'進(jìn)入非導(dǎo)通狀態(tài)。薄膜晶體管T7和 T7'均處于導(dǎo)通狀態(tài)。滿足 Vg (I) = Vg (2) = Vss 和 Vr (I) = Vr (2) = VH。
[0069](I)時間t26之后
[0070]除非VSOUT (I)重新變?yōu)閂DD，否則薄膜晶體管T6和T6'保持于非導(dǎo)通狀態(tài)。薄膜晶體管T7和T7,均保持于導(dǎo)通狀態(tài)。穩(wěn)定地保持Vg (I) = Vg (2) = Vss和Vr (I)=Vr (2) = Vh的狀態(tài)。即，不管時鐘信號OGCLl和OGCL2的狀態(tài)如何，第一行和第二行上的柵極線都通過處于導(dǎo)通狀態(tài)的薄膜晶體管T7和T7,與第二電壓Vss連接，并且不處于浮置狀態(tài)。
[0071]如上所述，從(A)到(I)，薄膜晶體管T6和T7 (T6'和T7')中的至少一個處于導(dǎo)通狀態(tài)。因此，第一行(第二行)上的柵極線不進(jìn)入浮置狀態(tài)。與移位寄存器單元電路A
(2)、A (3)、…的操作一致地，解復(fù)用器單元電路B (3)和隨后的電路以類似的方式操作。第三行及以后行上的柵極線不處于浮置狀態(tài)。
[0072]—般地，電源140具有的電流供給容量比控制器150具有的電流供給容量多，并且更耐受由外部電磁場導(dǎo)致的噪聲。為了提高檢測裝置100的圖像質(zhì)量，不施加第一電壓Vdd的時間段期間的柵極線可不僅與由控制器150產(chǎn)生的時鐘信號OGCLl連接，而且與由電源140供給的第二電壓Vss連接。在本實施例中，薄膜晶體管T7 (與美國2008/0316156中的Tr28對應(yīng))處于導(dǎo)通狀態(tài)的時間段比美國2008/0316156中的長。結(jié)果，本實施例允許非選擇時段期間的柵極線在更長時間中與第二電壓Vss連接，并且，可實現(xiàn)高的圖像質(zhì)量。
[0073](2_2)像素加算模式
[0074]圖6是示出像素加算模式中的解復(fù)用器單元電路B (I)和B (2)的操作的定時圖。像素加算模式與正常模式的不同在于，時鐘信號OGCLl和OGCL2具有相同的相位。因此，可同時驅(qū)動奇數(shù)行和偶數(shù)行上的柵極線電勢。結(jié)果，可通過讀出電路130讀取由驅(qū)動電路120選擇的兩個行上的像素110的合成信號電荷。
[0075](2-3)交錯模式
[0076]圖7是示出交錯模式中的解復(fù)用器單元電路B(I)和B(2)的操作的定時圖。交錯模式與正常模式的不同在于，第一電壓Vdd的脈沖僅在奇數(shù)幀上被供給到時鐘信號OGCLl，并且，第一電壓Vdd的脈沖僅在偶數(shù)幀上被供給到時鐘信號OGCL2。美國2008/0316156公開了這種模式中的驅(qū)動操作。但是，在美國2008/0316156中，奇數(shù)行和偶數(shù)行均與共用的移位寄存器單元電路連接。因此，在奇數(shù)幀上，與不讀取信號的偶數(shù)行上的柵極線連接的薄膜晶體管T7'也處于非導(dǎo)通狀態(tài)。在本實施例中，奇數(shù)幀中的薄膜晶體管T7'(偶數(shù)幀中的薄膜晶體管T7)總是處于導(dǎo)通狀態(tài)。結(jié)果，在本實施例中，可實現(xiàn)高的圖像質(zhì)量。特別地，在將三個或更多個解復(fù)用器單元電路196連接到一個移位寄存器單元電路191的情況下，根據(jù)本發(fā)明，可望明顯提高圖像質(zhì)量。
[0077]圖14示出適用于本實施例的各薄膜晶體管的溝道寬度和溝道長度的例子。定義Cl = 0.5pF和C2 = 10pF。從時間t22到時間t23，逆變器確切地逆變，并且，電壓Vg(I)增加到Vddo因此，相對于薄膜晶體管 T7的W/L比，薄膜晶體管T6的W/L比(=(ff6/L6)/ (W7/L7))被設(shè)為至少具有相等的值。例如，在本實施例中，該值為2。為了允許時間t23處的薄膜晶體管T7基本上被視為非導(dǎo)通狀態(tài)，需要同時滿足以下的條件(a)和(b)中的任一個。
[0078](a)薄膜晶體管T7的溝道電阻為薄膜晶體管T6的溝道電阻的100倍或更大
[0079]為了允許時間t23處的薄膜晶體管T7基本上被視為非導(dǎo)通狀態(tài)，此時的輸出電壓Vg (η)的電壓誤差需要為1%或更小，即，需要滿足Λ = (VDD-Vg (n))/ (Vdd-Vss)≤0.01。為了滿足該條件，薄膜晶體管Τ7的溝道電阻同時需要為薄膜晶體管Τ6的溝道電阻的100倍或更大。即，在柵極線160的電壓變?yōu)閷?dǎo)通電壓Vdd之后，第二晶體管Τ7與第一晶體管Τ6的溝道電阻比需要為100倍或更大。
[0080]為了驗證是否滿足該條件，可實際測量同時的電壓Vg(n)。事實上，通過使用適當(dāng)?shù)碾娐纺Ｐ?RPI非晶硅(RPI a-Si):H TFT模型或RPI多晶硅(RPI poly-Si) TFT模型)，可執(zhí)行驅(qū)動電路120上的SPICE仿真以獲取電壓Vg (η)。事實上，如果薄膜晶體管Τ6~T9的W/L被選擇以滿足以下的關(guān)系，那么該條件可被視為得到滿足。在根據(jù)逐漸溝道近似估計Τ6~T9的溝道電阻的情況下，可通過選擇(W6/L6)/(W7/L7)和i3K9=(W9/L9)/(W8/L8)以滿足下式的關(guān)系，估計△ <0.01。
[0081 ][0082]
【權(quán)利要求】
1.一種有源矩陣面板，包括: 與多個晶體管的控制電極連接的柵極線；和 向所述柵極線供給導(dǎo)通電壓和非導(dǎo)通電壓的驅(qū)動電路， 其中，所述驅(qū)動電路包括移位寄存器和解復(fù)用器，所述移位寄存器包含相互連接的多個移位寄存器單元電路，所述解復(fù)用器包含所述移位寄存器單元電路的輸出信號所輸入的多個解復(fù)用器單元電路， 所述解復(fù)用器單元電路包含用于向所述柵極線供給導(dǎo)通電壓的第一晶體管和用于向所述柵極線供給非導(dǎo)通電壓的第二晶體管，并且， 當(dāng)?shù)诙w管處于導(dǎo)通狀態(tài)時，第一晶體管從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
2.根據(jù)權(quán)利要求1的有源矩陣面板，其中，在所述柵極線的電壓變?yōu)閷?dǎo)通電壓之后，第二晶體管進(jìn)入非導(dǎo)通狀態(tài)。
3.根據(jù)權(quán)利要求1的有源矩陣面板，其中，所述解復(fù)用器單元電路還包含逆變器，所述逆變器接收第一晶體管、第二晶體管與柵極線之間的互連節(jié)點的電勢作為輸入信號并且將所述輸入信號逆變的信號輸出到第二晶體管的控制電極，并且， 所述逆變器包含向第二晶體管的控制電極供給第一電壓的第三晶體管和向第二晶體管的控制電極供給第二電壓的第四晶體管。
4.根據(jù)權(quán)利要求1的有源矩陣面板，其中，在所述柵極線的電壓變?yōu)閷?dǎo)通電壓之后，第二晶體管與第一晶體管的溝道電阻比變?yōu)?00倍或更大。
5.根據(jù)權(quán)利要求3的有源矩陣面板， 其中，如果第一電壓為VDD、第二電壓為Vss、第一晶體管的溝道寬度和溝道長度分別為W6和L6、第二晶體管的溝道寬度和溝道長度分別為W7和L7、第三晶體管的溝道寬度和溝道長度分別為W8和L8、第四晶體管的溝道寬度和溝道長度分別為W9和L9并且第一到第四晶體管的閾值電壓的平均值為Vth，那么滿足下式:
6.根據(jù)權(quán)利要求5的有源矩陣面板，其中，在所述柵極線的電壓變?yōu)閷?dǎo)通電壓之后，第二晶體管的控制電極的電壓變得等于或低于第二晶體管的閾值電壓。
7.根據(jù)權(quán)利要求6的有源矩陣面板，其中，滿足下式:
8.根據(jù)權(quán)利要求5的有源矩陣面板，其中， 所述解復(fù)用器單元電路包含連接于第二晶體管的控制電極與第三電壓Vee的節(jié)點之間的第五晶體管，并且， 如果第五晶體管的溝道寬度和溝道長度分別為Wltl和Lltl、滿足β R9= (W9/L9) / (ff8/L8)和βΚ1ο= (WlcAlci)/(W8/L8)并且第一到第五晶體管的閾值電壓的平均值為Vth，那么滿足下式:
9.根據(jù)權(quán)利要求8的有源矩陣面板，其中，滿足下式:
10.一種檢測裝置，包括: 根據(jù)權(quán)利要求1的有源矩陣面板；和 與多個晶體管關(guān)聯(lián)并將放射線轉(zhuǎn)換成電荷的多個轉(zhuǎn)換元件。
11.一種檢測系統(tǒng)，包括: 根據(jù)權(quán)利要求10的檢測裝置； 處理來自所述檢測裝置的信號的信號處理單元； 用于顯示來自所述信號處理單元的信號的顯示單元；和 用于傳送來自所述信號處理單元的信號的傳送處理單元。
【文檔編號】G09G3/36GK103474037SQ201310223653
【公開日】2013年12月25日 申請日期:2013年6月6日 優(yōu)先權(quán)日:2012年6月6日
【發(fā)明者】大藤將人, 望月千織, 渡邊實, 橫山啟吾, 川鍋潤, 藤吉健太郎, 和山弘 申請人:佳能株式會社