專利名稱：像素驅(qū)動電路、顯示裝置及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及平板顯示技術(shù)領(lǐng)域，尤其涉及一種像素驅(qū)動電路、顯示裝置及其驅(qū)動方法。
背景技術(shù)：
傳統(tǒng)的OLED (Organic Light-Emitting Diode,有機(jī)發(fā)光二極管)像素驅(qū)動電路如圖I所示，包括晶體管TH、晶體管T12、發(fā)光器件Dll及電容CU。晶體管Tll的柵極連接信號掃描線SCAN，源極連接數(shù)據(jù)線DATA，漏極連接晶體管的T12的柵極；晶體管T12的漏極連接電源線VDD，源極通過發(fā)光器件Dl I連接公共接地端VSS ;電容Cl I連接在晶體管T12的柵極和源極之間。 圖I所示OLED像素驅(qū)動電路的工作過程包括配置階段，當(dāng)信號掃描線SCAN為高電平時，晶體管Tll導(dǎo)通并將數(shù)據(jù)線DATA上輸出的配置電壓輸送至晶體管T12的柵極，此配置電壓為晶體管T12的閾值電壓，使晶體管T12進(jìn)入飽和電流區(qū)；顯示階段，數(shù)據(jù)線DATA上輸出發(fā)光器件Dll要顯示時對應(yīng)的數(shù)據(jù)電壓Vdata，以對電容Cll進(jìn)行充電，此階段為主要充電階段，之后，使信號掃描線SCAN為低電平，晶體管Tll截止，但電容Cll上保持的數(shù)據(jù)仍可使晶體管T12處于飽和電流區(qū)，VDD繼續(xù)為發(fā)光器件Dll提供電壓，直到下一個配置階段到來，如此循環(huán)。在使用圖I所示的像素驅(qū)動電路時，由于現(xiàn)有的集成電路制作工藝無法保證制作大尺寸顯示器件時所有晶體管的電學(xué)一致性，而且晶體管在長時間使用后閾值電壓也會發(fā)生變化，因此晶體管Tll輸出的配置電壓有可能不能使晶體管T12進(jìn)入飽和電流區(qū)，導(dǎo)致發(fā)光器件Dll顯不異常。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種像素驅(qū)動電路、顯示裝置及其驅(qū)動方法，解決了使用現(xiàn)有像素驅(qū)動電路時，發(fā)光器件顯示效果差，會發(fā)生顯示異常現(xiàn)象的問題。為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案本發(fā)明實(shí)施例提供一種像素驅(qū)動電路，包括第一晶體管、第二晶體管、第三晶體管、電容及發(fā)光器件；所述第一晶體管的柵極連接?xùn)艠O線，源極連接數(shù)據(jù)線，漏極連接所述第二晶體管的柵極、漏極及所述電容的一端；所述第三晶體管的柵極連接初始化信號線，源極連接公共接地端及所述發(fā)光器件的負(fù)極，漏極連接所述第二晶體管的源極、所述電容的另一端及所述發(fā)光器件的正極。優(yōu)選的，所述第一晶體管、第二晶體管、第三晶體管為N溝道薄膜晶體管。本發(fā)明實(shí)施例提供一種顯示裝置，包括上述任一所述的像素驅(qū)動電路。優(yōu)選的，顯示裝置包括多個上述的像素驅(qū)動電路，多個所述像素驅(qū)動電路形成陣列排布；所述顯示裝置還包括柵極驅(qū)動單元、源極驅(qū)動及閾值補(bǔ)償單元、初始化單元及時序控制器；位于第i行的所述像素驅(qū)動電路的第一晶體管柵極均連接第i條柵極線；位于第i行的所述像素驅(qū)動電路的第三晶體管柵極均連接第i條初始化信號線；位于第j列的所述像素驅(qū)動電路的第一晶體管源極均連接第j條數(shù)據(jù)線；所述i和j為正整數(shù)；所述柵極驅(qū)動單元電連接所述柵極線；所述源極驅(qū)動及閾值補(bǔ)償單元電連接所述數(shù)據(jù)線；所述初始化單元電連接所述初始化信號線；所述時序控制器與所述柵極驅(qū)動單元、所述源極驅(qū)動及閾值補(bǔ)償單元及所述初始化單元電連接。優(yōu)選的，所述源極驅(qū)動及閾值補(bǔ)償單元包括移位寄存器、加法器、數(shù)據(jù)鎖存器、數(shù)/模轉(zhuǎn)換器及模/數(shù)轉(zhuǎn)換器；所述移位寄存器的輸入端與所述時序控制器電連接，輸出端與所述加法器的第一輸入端電連接；所述加法器的第二輸入端與所述模/數(shù)轉(zhuǎn)換器的輸出端連接；所述加法器的輸出端與所述數(shù)據(jù)鎖存器的輸入端電連接；所述數(shù)據(jù)鎖存器的輸出端與所述數(shù)/模轉(zhuǎn)換器的輸入端電連接；所述數(shù)/模轉(zhuǎn)換器的輸出端通過第一可控開關(guān)的控制與所述數(shù)據(jù)線電連接或斷開；所述模/數(shù)轉(zhuǎn)換器的輸入端通過第二可控開關(guān)的控制與所述數(shù)據(jù)線電連接或 斷開。本發(fā)明實(shí)施例提供一種像素驅(qū)動方法，使用上述的像素驅(qū)動電路，包括初始化階段，所述初始化信號線為高電平，使所述第三晶體管開啟，所述柵極線為高電平，使所述第一晶體管開啟，所述數(shù)據(jù)線提供開啟電壓，以使所述第二晶體管處于飽和狀態(tài)；閾值補(bǔ)償階段，所述柵極線為低電平，使所述第一晶體管截止，所述數(shù)據(jù)線電壓為零，所述初始化信號線為高電平，使所述第三晶體管開啟，以使所述電容兩端的電壓為所述第二晶體管的閾值電壓；閾值采集階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管開啟，以使所述數(shù)據(jù)線上的電壓等于第二晶體管的閾值電壓；顯示階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管打開，所述數(shù)據(jù)線提供顯示電壓，使所述第二晶體管處于飽和狀態(tài)，以使所述發(fā)光器件正常工作；所述顯示電壓為待顯示數(shù)據(jù)電壓與所述第二晶體管的閾值電壓之和。一種顯示裝置驅(qū)動方法，用于驅(qū)動上述的顯示裝置，包括(I)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i行柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線提供所述開啟電壓；(2)所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為低電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線電壓為零，所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平；(3)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時從所述所有的數(shù)據(jù)線獲取信號；(4)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所述所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線提供顯示電壓；所述顯示電壓為待顯示數(shù)據(jù)電壓與所述第i行像素驅(qū)動電路的相應(yīng)的第二晶體管的閾值電壓之和；(5)使i+Ι，當(dāng)i+Ι小于或等于所述像素驅(qū)動電路的總行數(shù)時，重復(fù)步驟(1)-(4)。本發(fā)明實(shí)施例提供的像素驅(qū)動電路、顯示裝置及其驅(qū)動方法中，由于第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為傳統(tǒng)像素驅(qū)動電路的示意圖；圖2為本發(fā)明實(shí)施例提供的一種像素驅(qū)動電路的示意圖；圖3為本發(fā)明實(shí)施例提供的一種像素驅(qū)動方法的信號時序圖；圖4為圖2所示的像素驅(qū)動電路在閾值補(bǔ)償階段的等效電路的示意圖；圖5為本發(fā)明實(shí)施例提供的一種顯示裝置的示意圖；圖6為本發(fā)明實(shí)施例提供的一種顯示裝置驅(qū)動方法的信號時序圖；圖7為圖5所示的顯示裝置中源極驅(qū)動及閾值補(bǔ)償單元電路的示意圖；圖8為本發(fā)明實(shí)施例提供的一種像素驅(qū)動方法的流程圖；圖9為本發(fā)明實(shí)施例提供的一種顯示裝置驅(qū)動方法的流程圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供一種像素驅(qū)動電路，如圖2所示，包括第一晶體管T21、第二晶體管T22、第三晶體管T23、電容C21及發(fā)光器件D21 ;第一晶體管T21的柵極連接?xùn)艠O線G，源極連接數(shù)據(jù)線S，漏極連接第二晶體管T22的柵極、漏極及電容C21的一端；第三晶體管T23的柵極連接初始化信號線INIT，源極連接公共接地端VSS及發(fā)光器件D21的負(fù)極，漏極連接第二晶體管T22的源極、電容C21的另一端及發(fā)光器件D21的正極。下面借助圖2至圖4對上述像素驅(qū)動電路的工作過程進(jìn)行詳細(xì)的說明。為了更好地說明像素驅(qū)動電路的工作過程，此處定義電容C21、第一晶體管T21的漏極及第二晶體管T22的柵極、漏極的連接點(diǎn)為A ；電容C21、第二晶體管T22的源極及發(fā)光器件D21的正極的連接點(diǎn)為B ;電容C21兩端電壓表示為VAB ;第二晶體管漏極與源極之間的電壓表示為Vds，第二晶體管柵極與源極之間的電壓表示為Vgs ;第二晶體管的閾值電壓表示為Vth ;待顯示數(shù)據(jù)電壓表示為VDATA。以下實(shí)施例以晶體管均為N溝道薄膜晶體管進(jìn)行介紹，但不局限于此類型。如圖3所示，初始化階段為tl至t2時間段。此階段中，初始化信號線INIT、柵極線G上均提供高電平，使第一晶體管T21和第三晶體管T23開啟。在tl時刻，數(shù)據(jù)線S上提供開啟電壓V,且開啟電壓V大于第二晶體管T22的閾值電壓Vth,而且由于第一晶體管T21的導(dǎo)通壓降很小，所以第一晶體管T21的源極電位與漏極電位相同，從而使第二晶體管T22導(dǎo)通，并處于飽和狀態(tài)，且電容C21充電使A點(diǎn)電位等于開啟電壓V。 當(dāng)然，此處可以通過選擇適當(dāng)?shù)碾娙軨21及第二晶體管T22的尺寸以及開啟電壓V的大小，使得B點(diǎn)電位升高時不會使發(fā)光器件D21導(dǎo)通。優(yōu)選的，此處選擇電容C21的大小盡可能小，第二晶體管T22的的寄生電容盡可能小，電容C21與第二晶體管T22之間的關(guān)系為C21*Rds22 <= Tframe，其中Rds22為第二晶體管T22導(dǎo)通時的漏源電阻，Tframe為刷新一幀所用的時間。進(jìn)一步的，優(yōu)選第開啟電壓V的大小可以在2V至5V之間，使得B點(diǎn)電位升高時不會使發(fā)光器件D21導(dǎo)通。如圖3所示，閾值補(bǔ)償階段為t2至t3時間段。此階段中，柵極線G上提供低電平，使第一晶體管T21截止，數(shù)據(jù)線S上電壓為零，初始化信號線INIT上電位為高電平，使第三晶體管T23開啟。在t2時刻，第三晶體管的導(dǎo)通壓降很低，可以忽略，此時的像素驅(qū)動電路可等效為圖4中的電路圖。如圖4所示，B點(diǎn)與公共接地端VSS直接相連，使B點(diǎn)電位為零，由于A點(diǎn)電位等于開啟電壓V，因此第二晶體管T22保持導(dǎo)通，使電容C21放電，A點(diǎn)電位下降，當(dāng)電容C21兩端電壓VAB下降至第二晶體管T22的閾值電壓Vth時，第二晶體管T22截止。
如圖3所示，閾值采集階段為t3至t4時間段。此階段中，初始化信號線INIT上提供低電平，使第三晶體管T23截止，柵極線G上提供高電平，使第一晶體管T21開啟，由于第一晶體管T21的導(dǎo)通壓降很低，可以忽略，使第一晶體管T21的源極電壓等于漏極電壓，因此在t3時刻，第一晶體管T21的漏極電壓等于A點(diǎn)電位，即第二晶體管T22的閾值電壓Vth，使與第一晶體管T21的源極連接的數(shù)據(jù)線S上的電壓等于第二晶體管T22的閾值電壓Vth。數(shù)據(jù)線S上采集到的第二晶體管T22的閾值電壓Vth是下面描述的顯示階段中提供給數(shù)據(jù)線S上的顯示電壓的重要組成部分。如圖3所示，顯示階段為t4至t5時間段。此階段中，初始化信號線INIT上的電位為低電平，使第三晶體管T23截止，柵極線G上的電位為高電平，使第一晶體管T21開啟。在t4時刻，數(shù)據(jù)線上提供待顯示數(shù)據(jù)電壓VDATA與第二晶體管T22的閾值電壓Vth相加后的顯示電壓，顯示電壓通過第一晶體管T21施加到第二晶體管T22的柵極與漏極，使第二晶體管T22導(dǎo)通并處于飽和狀態(tài)，B點(diǎn)電壓上升至大于或等于發(fā)光器件D21的開啟電壓，則使發(fā)光器件D21工作。此時有I = k* (Vgs-Vth)2，其中I為流過發(fā)光器件D21的電流，k為常數(shù)，發(fā)光器件D21導(dǎo)通時的壓降為Vt，因此Vgs = VDATA+Vth-Vt，使得I =k* (VDATA+Vth-Vt-Vth)2 = k* (VDATA-Vt)2，由于Vt為恒定值，因此流過發(fā)光器件D21的電流為恒定值，不會受第二晶體管T22閾值漂移的影響而發(fā)生變化。本發(fā)明實(shí)施例提供的像素驅(qū)動電路中，由于第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。本發(fā)明實(shí)施例提供的像素驅(qū)動電路中，第一晶體管T21、第三晶體管T23可以為N溝道薄膜晶體管，或是其它能實(shí)現(xiàn)可控開關(guān)作用的器件，例如P溝道薄膜晶體管。上述晶體管源極s和漏極g的制作工藝相同，名稱上是可以互換的，其可根據(jù)電壓的方向在名稱上改變。而且，同一像素電路中各個晶體管的類型可以相同，也可以不同，只需根據(jù)其自身閾值電壓特點(diǎn)調(diào)整相應(yīng)的時序高低電平即可。當(dāng)然，優(yōu)選的方式為，需要的柵極開啟信號源相同的晶體管，其類型相同。更為優(yōu)選的，同一像素電路中，所有晶體管的類型相同。本發(fā)明實(shí)施例還提供一種顯示裝置，如圖5所示，該顯示裝置包括上述實(shí)施例描述的像素驅(qū)動電路，多個像素驅(qū)動電路陣列排布；顯示裝置還包括柵極驅(qū)動單元、源極驅(qū)動 及閾值補(bǔ)償單元、初始化單元及時序控制器。其中，位于第i行的像素驅(qū)動電路的第一晶體管柵極均連接第i條柵極線Gi ;位于第i行的所述像素驅(qū)動電路的第三晶體管柵極均連接第i條初始化信號線INITi ;位于第j列的所述像素驅(qū)動電路的第一晶體管源極均連接第j條數(shù)據(jù)線Sj ；i和j為正整數(shù)。柵極驅(qū)動單元電連接?xùn)艠O線Gi ;源極驅(qū)動及閾值補(bǔ)償單元電連接數(shù)據(jù)線Sj ;初始化單元電連接初始化信號線INITi ;時序控制器與柵極驅(qū)動單元、源極驅(qū)動及閾值補(bǔ)償單元及初始化單元電連接。下面借助圖5和圖6對上述顯示裝置的工作過程進(jìn)行詳細(xì)的說明。為了更好地說明顯示裝置的工作過程，此處定義第i行、j列像素驅(qū)動電路的電容C21、第一晶體管T21的漏極及第二晶體管T22的柵極、漏極的連接點(diǎn)為Ai，j ;第i行、j列像素驅(qū)動電路的電容C21、第二晶體管T22的源極及發(fā)光器件D21的正極的連接點(diǎn)為Bi，j ；第二晶體管T22柵極與源極之間的電壓表示為Vgs ;第i行、j列像素驅(qū)動電路的第二晶體管T22的閾值電壓表示為Vth ;待顯示數(shù)據(jù)電壓表示為VDATAj。柵極驅(qū)動單元用來向柵極線Gi提供信號，初始化單元用來向初始化信號線INITi提供信號，源極驅(qū)動及閾值補(bǔ)償單元用來向數(shù)據(jù)線Sj提供信號，或者從數(shù)據(jù)線Sj獲取信號，時序控制器用來控制柵極驅(qū)動單元和初始化單元的信號輸出時序，且時序控制器能向源極驅(qū)動及閾值補(bǔ)償單元提供開啟電壓Vj和顯示電壓。陣列排布的像素驅(qū)動電路采用行掃描的方法對發(fā)光器件進(jìn)行驅(qū)動，即第i行像素驅(qū)動電路工作期間，柵極驅(qū)動單元僅向第i條柵極線提供信號，初始化單元也僅向第i條初始化信號線提供信號，并且源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，或者同時從所有的數(shù)據(jù)線獲取信號。其中，第i行第j列像素驅(qū)動電路的工作過程與圖2至圖4所示的工作過程相同。當(dāng)?shù)趇行像素驅(qū)動電路工作結(jié)束，第i+Ι行像素驅(qū)動電路開始工作，且在第i+Ι行像素驅(qū)動電路工作期間，柵極驅(qū)動單元僅向第i+Ι條柵極線提供信號，初始化單元也僅向第i+Ι條初始化信號線提供信號，并且源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，或者同時從所有的數(shù)據(jù)線獲取信號。以此類推，直到所有行的像素驅(qū)動電路都工作結(jié)束。下面舉例說明顯示裝置中各像素驅(qū)動電路的工作過程，假設(shè)顯示裝置有η行像素驅(qū)動電路，η為正整數(shù)，且η > i，分別以第I行第j列的像素驅(qū)動電路、第i行、第j列的像素驅(qū)動電路及第η行、第j列的像素驅(qū)動電路為例，說明顯示裝置的工作過程。I、在第I行像素驅(qū)動電路工作期間，第I行、第j列像素驅(qū)動電路的工作過程如圖6所示，其中行號i = 1，初始化階段為tl至t2時間段。此階段中，第I條初始化信號線INIT1、第I條柵極線Gl上均提供高電平，使第一晶體管和第三晶體管開啟。在tl時刻，第j條數(shù)據(jù)線Sj上提供開啟電壓Vj，且開啟電壓Vj大于第二晶體管的閾值電壓Vth，而且由于第一晶體管的導(dǎo)通壓降很小，所以第一晶體管的源極電位與漏極電位相同，從而使第二晶體管導(dǎo)通，并處于飽和狀態(tài)，且電容充電使Al，j點(diǎn)電位等于開啟電壓Vj。當(dāng)然，此處可以通過選擇適當(dāng)?shù)碾娙菁暗诙w管的尺寸以及開啟電壓Vj的大小，使得BI，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。
優(yōu)選的，此處選擇電容的大小盡可能小，第二晶體管的的寄生電容盡可能小，電容與第二晶體管之間的關(guān)系為ORds < = Tframe，其中Rds為第二晶體管導(dǎo)通時的漏源電阻，Tframe為刷新一巾貞所用的時間。進(jìn)一步的，優(yōu)選開啟電壓Vj的大小可以在2V至5V之間，使得BI，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。如圖6所示，閾值補(bǔ)償階段是t2至t3時間段。此階段中，第I條柵極線Gl上提供低電平，使第一晶體管截止，第j條數(shù)據(jù)線Sj上電壓為零，第I條初始化信號線INITl上電位為高電平，使第三晶體管開啟。在t2時刻，第三晶體管的導(dǎo)通壓降很低，可以忽略，此時BI，j點(diǎn)與公共接地端VSS直接相連，使BI，j點(diǎn)電位為零，由于Al，j點(diǎn)電位等于開啟電壓Vj，因此第二晶體管保持導(dǎo)通，使電容放電，Al，j點(diǎn)電位下降，當(dāng)電容兩端電壓下降至第二晶體管的閾值電壓Vth時，第二晶體管截止。如圖6所示，閾值采集階段是t3至t4時間段。此階段中，第I條初始化信號線INITl上提供低電平，使第三晶體管截止，第I條柵極線Gl上提供高電平，使第一晶體管開啟，由于第一晶體管的導(dǎo)通壓降很低，可以忽略，使第一晶體管的源極電壓等于漏極電壓，因此在t3時刻，第一晶體管的漏極電壓等于Al，j點(diǎn)電位，即第二晶體管的閾值電壓Vth，使與第一晶體管的源極連接的數(shù)據(jù)線Sj上的電壓等于第二晶體管的閾值電壓Vth。數(shù)據(jù)線Sj上采集到的第二晶體管的閾值電壓Vth是下面描述的顯示階段中提供給數(shù)據(jù)線Sj上的顯示電壓的重要組成部分。如圖6所示，顯示階段為t4至t5時間段。此階段中，第I條初始化信號線INITl上的電位為低電平，使第三晶體管截止，第I條柵極線Gl上的電位為高電平，使第一晶體管開啟。在t4時刻，數(shù)據(jù)線Sj上提供待顯示數(shù)據(jù)電壓VDATAj與第二晶體管的閾值電壓Vth相加后的顯示電壓，顯示電壓通過第一晶體管施加到第二晶體管的柵極與漏極，使第二晶體管導(dǎo)通并處于飽和狀態(tài)。BI，j點(diǎn)電壓上升至大于或等于發(fā)光器件的開啟電壓，則使發(fā)光器件工作。此時有I = k* (Vgs-Vth)2，其中I為流過發(fā)光器件的電流，k為常數(shù)，發(fā)光器件導(dǎo)通時的壓降為 Vt，因此 Vg s = VDATA+Vth-Vt，使得 I = k* (VDATA+Vth-Vt-Vth)2 =k*(VDATA-Vt)2,由于Vt為恒定值，因此流過發(fā)光器件的電流為恒定值，不會受第二晶體管閾值漂移的影響而發(fā)生變化。如圖6所示，t5時刻之后，第I行像素驅(qū)動電路工作結(jié)束，行號i+Ι = 2，即第2行像素驅(qū)動電路開始工作，第j列數(shù)據(jù)線上提供的電壓Vj作為第2行、第j列像素驅(qū)動電路初始化階段的開啟電壓。
2、在第i行像素驅(qū)動電路工作期間，第i行、第j列像素驅(qū)動電路的工作過程如圖6所示，初始化階段為tl至t2時間段。此階段中，第i條初始化信號線INITi、第i條柵極線Gi上均提供高電平，使第一晶體管和第三晶體管開啟。在tl時刻，第j條數(shù)據(jù)線Sj上提供開啟電壓Vj，且開啟電壓Vj大于第二晶體管的閾值電壓Vth，而且由于第一晶體管的導(dǎo)通壓降很小，所以第一晶體管的源極電位與漏極電位相同，從而使第二晶體管導(dǎo)通，并處于飽和狀態(tài)，且電容充電使Ai，j點(diǎn)電位等于開啟電壓Vj。當(dāng)然，此處可以通過選擇適當(dāng)?shù)碾娙菁暗诙w管的尺寸以及開啟電壓Vj的大小，使得Bi，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。優(yōu)選的，此處選擇電容的大小盡可能小，第二晶體管的的寄生電容盡可能小，電容 與第二晶體管之間的關(guān)系為ORds < = Tframe，其中Rds為第二晶體管導(dǎo)通時的漏源電阻，Tframe為刷新一巾貞所用的時間。進(jìn)一步的，優(yōu)選開啟電壓Vj的大小可以在2V至5V之間，使得Bi，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。如圖6所示，閾值補(bǔ)償階段是t2至t3時間段。此階段中，第i條柵極線Gi上提供低電平，使第一晶體管截止，第j條數(shù)據(jù)線Sj上電壓為零，第i條初始化信號線INITi上電位為高電平，使第三晶體管開啟。在t2時刻，第三晶體管的導(dǎo)通壓降很低，可以忽略，此時Bi，j點(diǎn)與公共接地端VSS直接相連，使Bi，j點(diǎn)電位為零，由于Ai，j點(diǎn)電位等于開啟電壓Vj，因此第二晶體管保持導(dǎo)通，使電容放電，Ai，j點(diǎn)電位下降，當(dāng)電容兩端電壓下降至第二晶體管的閾值電壓Vth時，第二晶體管截止。如圖6所示，閾值采集階段是t3至t4時間段。此階段中，第i條初始化信號線INITi上提供低電平，使第三晶體管截止，第i條柵極線Gi上提供高電平，使第一晶體管開啟，由于第一晶體管的導(dǎo)通壓降很低，可以忽略，使第一晶體管的源極電壓等于漏極電壓，因此在t3時刻，第一晶體管的漏極電壓等于Ai，j點(diǎn)電位，即第二晶體管的閾值電壓Vth，使與第一晶體管的源極連接的數(shù)據(jù)線Sj上的電壓等于第二晶體管的閾值電壓Vth。數(shù)據(jù)線Sj上采集到的第二晶體管的閾值電壓Vth是下面描述的顯示階段中提供給數(shù)據(jù)線Sj上的顯示電壓的重要組成部分。如圖6所示，顯示階段為t4至t5時間段。此階段中，第i條初始化信號線INITi上的電位為低電平，使第三晶體管截止，第i條柵極線Gi上的電位為高電平，使第一晶體管開啟。在t4時刻，數(shù)據(jù)線Sj上提供待顯示數(shù)據(jù)電壓VDATAj與第二晶體管的閾值電壓Vth相加后的顯示電壓，顯示電壓通過第一晶體管施加到第二晶體管的柵極與漏極，使第二晶體管導(dǎo)通并處于飽和狀態(tài)。Bi，j點(diǎn)電壓上升至大于或等于發(fā)光器件的開啟電壓，則使發(fā)光器件工作。此時有I = k* (Vgs-Vth)2，其中I為流過發(fā)光器件的電流，k為常數(shù)，發(fā)光器件導(dǎo)通時的壓降為 Vt，因此 Vgs = VDATA+Vth-Vt，使得 I = k* (VDATA+Vth-Vt-Vth)2 =k*(VDATA-Vt)2,由于Vt為恒定值，因此流過發(fā)光器件的電流為恒定值，不會受第二晶體管閾值漂移的影響而發(fā)生變化。如圖6所示，t5時刻之后，第i行像素驅(qū)動電路工作結(jié)束，行號i+Ι，即第i+Ι行像素驅(qū)動電路開始工作，第j列數(shù)據(jù)線上提供的電壓Vj作為第i+Ι行、第j列像素驅(qū)動電路初始化階段的開啟電壓。3、在第η行像素驅(qū)動電路工作期間，第η行、第j列像素驅(qū)動電路的工作過程
如圖6所示，初始化階段為tl至t2時間段。此階段中，第η條初始化信號線ΙΝΙΤη、第η條柵極線Gn上均提供高電平，使第一晶體管和第三晶體管開啟。在tl時刻，第j條數(shù)據(jù)線Sj上提供開啟電壓Vj，且開啟電壓Vj大于第二晶體管的閾值電壓Vth，而且由于第一晶體管的導(dǎo)通壓降很小，所以第一晶體管的源極電位與漏極電位相同，從而使第二晶體管導(dǎo)通，并處于飽和狀態(tài)，且電容充電使An，j點(diǎn)電位等于開啟電壓Vj。當(dāng)然，此處可以通過選擇適當(dāng)?shù)碾娙菁暗诙w管的尺寸以及開啟電壓Vj的大小，使得Bn，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。優(yōu)選的，此處選擇電容的大小盡可能小，第二晶體管的的寄生電容盡可能小，電容與第二晶體管之間的關(guān)系為ORds < = Tframe，其中Rds為第二晶體管導(dǎo)通時的漏源電阻，Tframe為刷新一巾貞所用的時間。進(jìn)一步的，優(yōu)選開啟電壓Vj的大小可以在2V至5V之間，使得Bn，j點(diǎn)電位升高時不會使發(fā)光器件導(dǎo)通。 如圖6所示，閾值補(bǔ)償階段是t2至t3時間段。此階段中，第η條柵極線Gn上提供低電平，使第一晶體管截止，第j條數(shù)據(jù)線Sj上電壓為零，第η條初始化信號線INITn上電位為高電平，使第三晶體管開啟。在t2時刻，第三晶體管的導(dǎo)通壓降很低，可以忽略，此時Bn，j點(diǎn)與公共接地端VSS直接相連，使Bn，j點(diǎn)電位為零，由于An，j點(diǎn)電位等于開啟電壓Vj，因此第二晶體管保持導(dǎo)通，使電容放電，An，j點(diǎn)電位下降，當(dāng)電容兩端電壓下降至第二晶體管的閾值電壓Vth時，第二晶體管截止。如圖6所示，閾值采集階段是t3至t4時間段。此階段中，第η條初始化信號線INITn上提供低電平，使第三晶體管截止，第η條柵極線Gn上提供高電平，使第一晶體管開啟，由于第一晶體管的導(dǎo)通壓降很低，可以忽略，使第一晶體管的源極電壓等于漏極電壓，因此在t3時刻，第一晶體管的漏極電壓等于An，j點(diǎn)電位，即第二晶體管的閾值電壓Vth，使與第一晶體管的源極連接的數(shù)據(jù)線Sj上的電壓等于第二晶體管的閾值電壓Vth。數(shù)據(jù)線Sj上采集到的第二晶體管的閾值電壓Vth是下面描述的顯示階段中提供給數(shù)據(jù)線Sj上的顯示電壓的重要組成部分。如圖6所示，顯示階段為t4至t5時間段。此階段中，第η條初始化信號線INITn上的電位為低電平，使第三晶體管截止，第η條柵極線Gn上的電位為高電平，使第一晶體管開啟。在t4時刻，數(shù)據(jù)線Sj上提供待顯示數(shù)據(jù)電壓VDATAj與第二晶體管的閾值電壓Vth相加后的顯示電壓，顯示電壓通過第一晶體管施加到第二晶體管的柵極與漏極，使第二晶體管導(dǎo)通并處于飽和狀態(tài)。Bn，j點(diǎn)電壓上升至大于或等于發(fā)光器件的開啟電壓，則使發(fā)光器件工作。此時有I = k* (Vgs-Vth)2，其中I為流過發(fā)光器件的電流，k為常數(shù)，發(fā)光器件導(dǎo)通時的壓降為 Vt，因此 Vgs = VDATA+Vth-Vt，使得 I = k* (VDATA+Vth-Vt-Vth)2 =k*(VDATA-Vt)2,由于Vt為恒定值，因此流過發(fā)光器件的電流為恒定值，不會受第二晶體管閾值漂移的影響而發(fā)生變化。t5時刻之后，第η行像素驅(qū)動電路工作結(jié)束，表示已在顯示裝置上顯示完一幀圖像，第j列數(shù)據(jù)線上提供的電壓Vj可以作為顯示裝置顯示下一幀圖像時，第I行、第j列像素驅(qū)動電路初始化階段的開啟電壓。本發(fā)明實(shí)施例提供的顯示裝置中，由于在各像素驅(qū)動電路中，第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。本發(fā)明實(shí)施例提供的顯示裝置中，源極驅(qū)動及閾值補(bǔ)償單元可以為圖7所示的電路，包括移位寄存器71、加法器72、數(shù)據(jù)鎖存器73、數(shù)/模轉(zhuǎn)換器74及模/數(shù)轉(zhuǎn)換器75。移位寄存器71的輸入端與時序控制器電連接,輸出端與加法器72的第一輸入端電連接；力口法器72的第二輸入端與模/數(shù)轉(zhuǎn)換器75的輸出端連接；加法器72的輸出端與數(shù)據(jù)鎖存器73的輸入端電連接；數(shù)據(jù)鎖存器73的輸出端與數(shù)/模轉(zhuǎn)換器74的輸入端電連接；數(shù)/模轉(zhuǎn)換器74的輸出端通過第一可控開關(guān)的控制與數(shù)據(jù)線(Sl-Sn)電連接或斷開；模/數(shù)轉(zhuǎn)換器75的輸入端通過第二可控開關(guān)的控制與數(shù)據(jù)線電連接或斷開。源極驅(qū)動及閾值補(bǔ)償單元用來完成數(shù)據(jù)線(Sl-Sn)上開啟電壓的輸入、閾值電壓的采集和顯示電壓的輸入。結(jié)合上述實(shí)施例描述顯示裝置的工作過程，對圖7所示的源極驅(qū)動及閾值補(bǔ)償單元的工作過程進(jìn)行說明在初始化階段，Aden提供低電平，使第二可控開關(guān)處于關(guān)閉狀態(tài)，開啟電壓通過移位寄存器將串行電壓轉(zhuǎn)換為并行電壓，在經(jīng)過數(shù)/模轉(zhuǎn)換器將數(shù)字開啟電壓轉(zhuǎn)換為模擬開啟電壓，Load提供高電平，使得第一可控開關(guān)開啟，模擬開啟電壓通過第一可控開關(guān)輸送到數(shù)據(jù)線(Sl-Sn)上；在閾值采集階段，Load提供低電平，使第一可控開關(guān)處于關(guān)閉狀態(tài)，Aden提供高電平，使第二可控開關(guān)開啟，將數(shù)據(jù)線(Sl-Sn)上的電壓，即第二晶體管的閾值電壓Vth采集到模/數(shù)轉(zhuǎn)換器中，模/數(shù)轉(zhuǎn)換器將模擬閾值電壓轉(zhuǎn)換為數(shù)字閾值電壓后輸送到加法器中；在閾值補(bǔ)償階段，Aden提供低電平，使第二可控開關(guān)處于關(guān)閉狀態(tài)，移位寄存器將待顯示數(shù)據(jù)電壓轉(zhuǎn)化為并行待顯示數(shù)據(jù)電壓后輸送到加法器，在加法器中將待顯示數(shù)據(jù)電壓與采集的閾值電壓相加形成顯示電壓，顯示電壓輸送到數(shù)據(jù)鎖存器中進(jìn)行存儲，再將顯示電壓輸送到數(shù)/模轉(zhuǎn)換器中轉(zhuǎn)換為模擬顯示電壓，當(dāng)Load提供高電平時，第一可控開關(guān)開啟，將模擬顯示電壓輸送到數(shù)據(jù)線(Sl-Sn)上。當(dāng)然，源極驅(qū)動及閾值補(bǔ)償單元的電路結(jié)構(gòu)并不限于圖7所示，其它任何能實(shí)現(xiàn)向所有的數(shù)據(jù)線提供信號，或者同時從所有的數(shù)據(jù)線獲取信號功能的電路都能用于本發(fā)明。本發(fā)明實(shí)施例還提供一種像素驅(qū)動方法，使用上述實(shí)施例描述的像素驅(qū)動電路，如圖8所示，該方法包括如下步驟。801、初始化階段，初始化信號線為高電平，使第三晶體管開啟，柵極線為高電平，使第一晶體管開啟，數(shù)據(jù)線提供開啟電壓，以使第二晶體管處于飽和狀態(tài)。802、閾值補(bǔ)償階段，柵極線為低電平，使第一晶體管截止，數(shù)據(jù)線電壓為零，初始化信號線為高電平，使第三晶體管開啟，以使電容兩端的電壓為第二晶體管的閾值電壓。803、閾值采集階段，初始化信號線為低電平，使第三晶體管截止，柵極線為高電平，使第一晶體管開啟，以使數(shù)據(jù)線上的電壓等于第二晶體管的閾值電壓。804、顯示階段，初始化信號線為低電平，使第三晶體管截止，柵極線為高電平，使第一晶體管打開，數(shù)據(jù)線提供顯示電壓，使第二晶體管處于飽和狀態(tài)，以使發(fā)光器件正常工作；顯示電壓為待顯示數(shù)據(jù)電壓與所述第二晶體管的閾值電壓之和。該方法已在上述實(shí)施例對像素驅(qū)動電路工作過程的描述中進(jìn)行了詳細(xì)說明，在此不再贅述。本發(fā)明實(shí)施例提供的像素驅(qū)動方法中，由于在各像素驅(qū)動電路中，第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從 而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。本發(fā)明實(shí)施例還提供一種顯示裝置驅(qū)動方法，用于驅(qū)動上述的顯示裝置，如圖9所示，該方法包括如下步驟。901、初始化單元向第i條初始化信號線提供信號，使第i條初始化信號線為高電平，柵極驅(qū)動單元向所述第i條柵極線提供信號，使第i行柵極線為高電平，源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所有的數(shù)據(jù)線提供所述開啟電壓；902、柵極驅(qū)動單元向所述第i條柵極線提供信號，使第i條柵極線為低電平，源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所有的數(shù)據(jù)線電壓為零，初始化單元向第i條初始化信號線提供信號，使第i條初始化信號線為高電平；903、初始化單元向第i條初始化信號線提供信號，使第i條初始化信號線為低電平，柵極驅(qū)動單元向所述第i條柵極線提供信號，使第i條柵極線為高電平，源極驅(qū)動及閾值補(bǔ)償單元同時從所有的數(shù)據(jù)線獲取信號；904、初始化單元向第i條初始化信號線提供信號，使第i條初始化信號線為低電平，柵極驅(qū)動單元向所述第i條柵極線提供信號，使第i條柵極線為高電平，源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所有的數(shù)據(jù)線提供顯示電壓，顯示電壓為待顯示數(shù)據(jù)電壓與第i行像素驅(qū)動電路的相應(yīng)的第二晶體管的閾值電壓之和；905、使i+Ι，當(dāng)i+Ι小于或等于所述像素驅(qū)動電路的總行數(shù)時，重復(fù)步驟901-904。該方法已在上述實(shí)施例對顯示裝置工作過程的描述中進(jìn)行了詳細(xì)說明，在此不再贅述。本發(fā)明實(shí)施例提供的顯示裝置驅(qū)動方法中，由于在各像素驅(qū)動電路中，第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種像素驅(qū)動電路，其特征在于，包括第一晶體管、第二晶體管、第三晶體管、電容及發(fā)光器件；所述第一晶體管的柵極連接?xùn)艠O線，源極連接數(shù)據(jù)線，漏極連接所述第二晶體管的柵極、漏極及所述電容的一端；所述第三晶體管的柵極連接初始化信號線，源極連接公共接地端及所述發(fā)光器件的負(fù)極，漏極連接所述第二晶體管的源極、所述電容的另一端及所述發(fā)光器件的正極。
2.根據(jù)權(quán)利要求I所述的像素驅(qū)動電路，其特征在于，所述第一晶體管、第二晶體管和第三晶體管為N溝道薄膜晶體管。
3.—種顯示裝置，其特征在于，包括如權(quán)利要求1-2任一項所述的像素驅(qū)動電路。
4.根據(jù)權(quán)利要求3所述的顯示裝置，其特征在于，包括多個所述像素驅(qū)動電路形成的陣列排布；所述顯示裝置還包括柵極驅(qū)動單元、源極驅(qū)動及閾值補(bǔ)償單元、初始化單元及時序控制器；位于第i行的所述像素驅(qū)動電路的第一晶體管柵極均連接第i條柵極線；位于第i行的所述像素驅(qū)動電路的第三晶體管柵極均連接第i條初始化信號線；位于第j列的所述像素驅(qū)動電路的第一晶體管源極均連接第j條數(shù)據(jù)線；所述i和j為正整數(shù)；所述柵極驅(qū)動單元電連接所述柵極線；所述源極驅(qū)動及閾值補(bǔ)償單元電連接所述數(shù)據(jù)線；所述初始化單元電連接所述初始化信號線；所述時序控制器與所述柵極驅(qū)動單元、所述源極驅(qū)動及閾值補(bǔ)償單元及所述初始化單元電連接。
5.根據(jù)權(quán)利要求4所述的顯示裝置，其特征在于，所述源極驅(qū)動及閾值補(bǔ)償單元包括移位寄存器、加法器、數(shù)據(jù)鎖存器、數(shù)/模轉(zhuǎn)換器及模/數(shù)轉(zhuǎn)換器；所述移位寄存器的輸入端與所述時序控制器電連接，輸出端與所述加法器的第一輸入端電連接；所述加法器的第二輸入端與所述模/數(shù)轉(zhuǎn)換器的輸出端連接；所述加法器的輸出端與所述數(shù)據(jù)鎖存器的輸入端電連接；所述數(shù)據(jù)鎖存器的輸出端與所述數(shù)/模轉(zhuǎn)換器的輸入端電連接；所述數(shù)/模轉(zhuǎn)換器的輸出端通過第一可控開關(guān)的控制與所述數(shù)據(jù)線電連接或斷開；所述模/數(shù)轉(zhuǎn)換器的輸入端通過第二可控開關(guān)的控制與所述數(shù)據(jù)線電連接或斷開。
6.一種像素驅(qū)動方法，其特征在于，使用權(quán)利要求I或2所述的像素驅(qū)動電路，包括初始化階段，所述初始化信號線為高電平，使所述第三晶體管開啟，所述柵極線為高電平，使所述第一晶體管開啟，所述數(shù)據(jù)線提供開啟電壓，以使所述第二晶體管處于飽和狀態(tài)；閾值補(bǔ)償階段，所述柵極線為低電平，使所述第一晶體管截止，所述數(shù)據(jù)線電壓為零，所述初始化信號線為高電平，使所述第三晶體管開啟，以使所述電容兩端的電壓為所述第二晶體管的閾值電壓；閾值采集階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管開啟，以使所述數(shù)據(jù)線上的電壓等于第二晶體管的閾值電壓；顯示階段，所述初始化信號線為低電平，使所述第三晶體管截止，所述柵極線為高電平，使所述第一晶體管打開，所述數(shù)據(jù)線提供顯示電壓，使所述第二晶體管處于飽和狀態(tài)，以使所述發(fā)光器件正常工作；所述顯示電壓為待顯示數(shù)據(jù)電壓與所述第二晶體管的閾值電壓之和。
7.—種顯示裝置驅(qū)動方法，其特征在于，用于驅(qū)動權(quán)利要求3-5任一項所述的顯示裝置，包括(1)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i行柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線提供所述開啟電壓；(2)所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為低電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線電壓為零，所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為高電平;(3)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時從所述所有的數(shù)據(jù)線獲取信號；(4)所述初始化單元向第i條初始化信號線提供信號，使所述第i條初始化信號線為低電平，所述柵極驅(qū)動單元向所述第i條柵極線提供信號，使所述第i條柵極線為高電平，所述源極驅(qū)動及閾值補(bǔ)償單元同時向所述所有的數(shù)據(jù)線提供信號，使所述所有的數(shù)據(jù)線提供顯示電壓；所述顯示電壓為待顯示數(shù)據(jù)電壓與所述第i行像素驅(qū)動電路的相應(yīng)的第二晶體管的閾值電壓之和；(5)使i+Ι，當(dāng)i+Ι小于或等于所述像素驅(qū)動電路的總行數(shù)時，重復(fù)步驟(1)-(4)。
全文摘要
本發(fā)明實(shí)施例提供一種像素驅(qū)動電路、顯示裝置及其驅(qū)動方法，涉及平板顯示技術(shù)領(lǐng)域，解決了使用現(xiàn)有像素驅(qū)動電路時，發(fā)光器件顯示效果差，會發(fā)生顯示異?，F(xiàn)象的問題。本發(fā)明中，由于第一晶體管與電容的配合或者第一晶體管、第二晶體管與電容的配合，使得在閾值補(bǔ)償階段能在電容一端的電位等于第二晶體管的閾值電壓，且在閾值采集階段能通過數(shù)據(jù)線采集到該第二晶體管的閾值電壓，從而能在顯示階段將待顯示數(shù)據(jù)電壓與該第二晶體管的閾值電壓之和提供給數(shù)據(jù)線，使得發(fā)光器件導(dǎo)通時流過的電流大小不受第二晶體管閾值漂移的影響，從而避免了發(fā)光器件顯示異常的現(xiàn)象。
文檔編號G09G3/32GK102930813SQ20121040770
公開日2013年2月13日 申請日期2012年10月23日 優(yōu)先權(quán)日2012年10月23日
發(fā)明者郭瑞 申請人:京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司