專利名稱：柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置。
背景技術(shù)：
陣列基板行驅(qū)動(dòng)(Gate Driver on Array, GOA)技術(shù)，是直接將柵極驅(qū)動(dòng)電路(Gate driver ICs)集成在陣列基板上,來代替外接驅(qū)動(dòng)芯片的一種工藝技術(shù)。該技術(shù)的應(yīng)用不僅可減少生產(chǎn)工藝程序，降低產(chǎn)品成本，提高集成度，而且可以做到面板兩邊對(duì)稱的美觀設(shè)計(jì)，同時(shí)也省去了柵極電路(Gate IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)布線空間，從而可實(shí)現(xiàn)窄邊框的設(shè)計(jì)，提高產(chǎn)能和良品率。
如圖I所示，為采用了 GOA技術(shù)的柵極驅(qū)動(dòng)電路，包括多個(gè)移位寄存器(SRl SRn)、地電壓信號(hào)Vss提供線、開啟脈沖信號(hào)STV提供線、第一和第二時(shí)鐘提供線。移位寄存器工作時(shí)的時(shí)序圖如圖2所示，其中，第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2的相位彼此相反。柵極驅(qū)動(dòng)電路工作過程如下當(dāng)STV = 1，輸出一高電平脈沖給第一行像素單元相連的移位寄存器SRl的輸入端，使第一行移位寄存器(SRl)打開，對(duì)面板內(nèi)輸出柵極高電平，其它行處于關(guān)閉狀態(tài)，同時(shí)為下一行移位寄存器(SR2)輸入端注入高電平，使第二行打開；當(dāng)?shù)诙蠸R2輸出高電平時(shí)，對(duì)第一行SRl進(jìn)行復(fù)位，此時(shí)除了該行，其它行處于關(guān)閉狀態(tài)，同時(shí)為其下一行(移位寄存器SR3)輸入端注入高電平，依次順延，直到最后一行，各行移位寄存器(SRl SRn)的輸出信號(hào)OUTl OUTn如圖2所示。發(fā)明人發(fā)現(xiàn)上述方案中的每一個(gè)移位寄存器只能控制一條柵線，因此需要的布線空間較大，要求較寬的面板邊框，難以滿足實(shí)際設(shè)計(jì)需要，尤其難以應(yīng)用在小尺寸的面板上。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置，一個(gè)移位寄存器可同時(shí)控制多條柵線，使用的移位寄存器的個(gè)數(shù)減少，從而減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案一種柵極驅(qū)動(dòng)電路，包括移位寄存器，還包括一控多單元，用于接收所述移位寄存器輸出的第一脈沖信號(hào)，并輸出多個(gè)第二脈沖信號(hào)，所述多個(gè)第二脈沖信號(hào)用于驅(qū)動(dòng)多條柵線。所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間相等。在一個(gè)圖像幀內(nèi)，所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和等于所述第一脈沖信號(hào)的脈沖持續(xù)時(shí)間，且所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間不相重疊。可選地，所述一控多單元輸出兩個(gè)所述第二脈沖信號(hào)，所述一控多單元包括第一薄膜晶體管，其源極與所述移位寄存器的輸出端相連，漏極與相鄰兩條柵線中的奇數(shù)行柵線相連，柵極接收第一控制信號(hào)；第二薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰兩條柵線中的偶數(shù)行柵線相連，柵極接收第二控制信號(hào)；第三薄膜晶體管，其源極輸入接地電壓信號(hào)Vss，漏極與所述相鄰兩條柵線中的偶數(shù)行柵線相連，柵極接收第一控制信號(hào)；第四薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰兩條柵線中的奇數(shù)行柵線相連，柵極接收所述第二控制信號(hào)；其中，所述第一控制信號(hào)和第二控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的2倍的時(shí)鐘信號(hào)，且所述第一控制信號(hào)和第二控制信號(hào)的相位彼此相反?？蛇x地，所述一控多單元輸出兩個(gè)所述第二脈沖信號(hào)，所述一控多單元包括

第五薄膜晶體管，其柵極與所述移位寄存器的輸出端相連，源極輸入第一控制信號(hào)，漏極與相鄰兩條柵線中的奇數(shù)行柵線相連；第六薄膜晶體管，其柵極也與所述移位寄存器的輸出端相連，源極輸入第二控制信號(hào)，漏極與相鄰兩條柵線中的偶數(shù)行柵線相連；其中，所述第一控制信號(hào)和第二控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的2倍的時(shí)鐘信號(hào)，且所述第一控制信號(hào)和第二控制信號(hào)的相位彼此相反。可選地，所述一控多單元輸出三個(gè)所述第二脈沖信號(hào)，所述一控多單元包括第七薄膜晶體管，其源極與所述移位寄存器的輸出端相連，漏極與相鄰三條柵線中的第一條相連，柵極接收第三控制信號(hào)；第八薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第四控制信號(hào)；第九薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰三條柵線中的第三條相連，柵極接收第五控制信號(hào)；第十薄膜晶體管，其源極輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第三控制信號(hào)；第十一薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第一條相連，柵極接收所述第四控制信號(hào)；第十二薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第一條相連，柵極接收第五控制信號(hào)；第十三薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第三條相連，柵極接收所述第三控制信號(hào)；第十四薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第三條相連，柵極接收所述第四控制信號(hào)；第十五薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第五控制信號(hào)；其中，所述第三控制信號(hào)、第四控制信號(hào)和第五控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的3倍的時(shí)鐘信號(hào)，且第四控制信號(hào)的相位比所述第三控制信號(hào)落后120度，第五控制信號(hào)的相位比第四控制信號(hào)也落后120度。本發(fā)明提供的柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括上下級(jí)聯(lián)的多個(gè)所述移位寄存器，其中，任一級(jí)所述移位寄存器的輸出端連接下一級(jí)移位寄存器的輸入端，任一級(jí)所述移位寄存器的復(fù)位信號(hào)輸入端連接下一級(jí)移位寄存器的輸出端。另外，本發(fā)明還提供一種顯示裝置，設(shè)置有所述的任一柵極驅(qū)動(dòng)電路。對(duì)應(yīng)于上述驅(qū)動(dòng)電路，本發(fā)明還提供一種驅(qū)動(dòng)方法，包括將移位寄存器輸出的第一脈沖信號(hào)轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)；所述多個(gè)第二脈沖信號(hào)分別驅(qū)動(dòng)多條柵線?？蛇x地，所述多個(gè)第二脈沖信號(hào)分別驅(qū)動(dòng)多條柵線，具體為所述多個(gè)第二脈沖信號(hào)依次開啟驅(qū)動(dòng)多條柵線，或者，所述多個(gè)第二脈沖信號(hào)同時(shí)開啟多條柵線。
在一個(gè)圖像幀內(nèi)，所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和等于所述第一脈沖信號(hào)的脈沖持續(xù)時(shí)間，且所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間不相重疊?？蛇x地，所述第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)開啟第一薄膜晶體管和第三薄膜晶體管，第二控制信號(hào)關(guān)斷第二薄膜晶體管和第四薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)所述第一薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述接地電壓信號(hào)Vss經(jīng)第三薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線；在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，所述第一控制信號(hào)關(guān)斷第一薄膜晶體管和第三薄膜晶體管，所述第二控制信號(hào)開啟第二薄膜晶體管和第四薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第二薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線，所述接地電壓信號(hào)Vss經(jīng)第四薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線。可選地，所述第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)輸出高電平，第二控制信號(hào)輸出低電平，所述第一控制信號(hào)輸出的高電平經(jīng)第五薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述第二控制信號(hào)輸出的低電平經(jīng)第六薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線；在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，第一控制信號(hào)輸出低電平，第二控制信號(hào)輸出高電平，所述第一控制信號(hào)輸出的低電平經(jīng)第五薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述第二控制信號(hào)輸出的高電平經(jīng)第六薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線?？蛇x地，所述第一脈沖信號(hào)轉(zhuǎn)化為三個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前1/3時(shí)段，第三控制信號(hào)開啟第七、第十和第十三薄膜晶體管，第四控制信號(hào)關(guān)斷第八、第十一和第十四薄膜晶體管，第五控制信號(hào)關(guān)斷第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第七薄膜晶體管輸入相鄰三條柵線中的第一條柵線，所述接地電壓信號(hào)Vss分別經(jīng)第十、第十三薄膜晶體管輸入相鄰三條柵線中的第二、第三條柵線；在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的第二個(gè)1/3時(shí)段，第三控制信號(hào)關(guān)斷第七、第十和第十三薄膜晶體管，第四控制信號(hào)開啟第八、第十一和第十四薄膜晶體管，第五控制信號(hào)關(guān)斷第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第八薄膜晶體管輸入相鄰三條柵線中的第二條柵線，所述接地電壓信號(hào)Vss分別經(jīng)第十一、第十四薄膜晶體管輸入相鄰三條柵線中的第一、第三條柵線；在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后1/3時(shí)段，第三控制信號(hào)關(guān)斷第七、第十和第十三薄膜晶體管，第四控制信號(hào)關(guān)斷第八、第十一和第十四薄膜晶體管，第五控制信號(hào)開啟第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第九薄膜晶體管輸入相鄰三條柵線中的第 三條柵線，所述接地電壓信號(hào)Vss分別經(jīng)第十二、第十五薄膜晶體管輸入相鄰三條柵線中的第一、第二條柵線。本發(fā)明提供的柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置，通過給每一移位寄存器增加一個(gè)一控多單兀，將移位寄存器輸出的脈沖信號(hào)轉(zhuǎn)化為多個(gè)脈沖信號(hào)輸出，分別用以驅(qū)動(dòng)多條柵線，使得一個(gè)移位寄存器能夠同時(shí)控制多條柵線，大大的減少了移位寄存器的個(gè)數(shù)，從而減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。


圖I為現(xiàn)有技術(shù)中采用了 GOA技術(shù)的柵極驅(qū)動(dòng)電路的示意圖；圖2為現(xiàn)有柵極驅(qū)動(dòng)電路的時(shí)序圖；圖3為本發(fā)明實(shí)施例一中提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖一；圖4本發(fā)明實(shí)施例一中提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖二 ；圖5為本發(fā)明實(shí)施例二中提供的柵極驅(qū)動(dòng)電路及其一控多單元的結(jié)構(gòu)示意圖；圖6為本發(fā)明實(shí)施例二中提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖7為本發(fā)明實(shí)施例二中提供的柵極驅(qū)動(dòng)電路的時(shí)序圖；圖8為本發(fā)明實(shí)施例二中提供的另一種柵極驅(qū)動(dòng)電路及其一控多單元的結(jié)構(gòu)示意圖；圖9為本發(fā)明實(shí)施例三中提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖10為本發(fā)明實(shí)施例三中提供的柵極驅(qū)動(dòng)電路的時(shí)序圖；圖11為本發(fā)明實(shí)施例五提供的適用于實(shí)施例一所述驅(qū)動(dòng)電路的驅(qū)動(dòng)方法流程圖；圖12為本發(fā)明實(shí)施例五提供的適用于圖5所示驅(qū)動(dòng)電路的驅(qū)動(dòng)方法流程圖；圖13為本發(fā)明實(shí)施例五提供的適用于圖8所示驅(qū)動(dòng)電路的驅(qū)動(dòng)方法流程圖；圖14為本發(fā)明實(shí)施例五中提供的適用于圖9所示驅(qū)動(dòng)電路的驅(qū)動(dòng)方法流程圖。附圖標(biāo)記說明11-移位寄存器，12-—控多單元。
具體實(shí)施例方式本發(fā)明實(shí)施例提供一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置，可減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例進(jìn)行詳細(xì)描述。此處所描述的具體實(shí)施方式
僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
一般地，在一個(gè)圖像幀中，輸給每條柵線的驅(qū)動(dòng)信號(hào)均為只包括一個(gè)方波脈沖的信號(hào)，也就是說在一個(gè)圖像畫面中每條柵線僅被驅(qū)動(dòng)一次，整個(gè)顯示屏中所有的柵線按照從上到下逐行掃描的方式依次被驅(qū)動(dòng)；當(dāng)然并不局限于逐行依次驅(qū)動(dòng)的方式，也可以分區(qū)域驅(qū)動(dòng)，例如在一次掃描中同時(shí)驅(qū)動(dòng)兩行或更多行，等等。下面以具體的實(shí)施例來說明所述柵極驅(qū)動(dòng)電路的具體實(shí)現(xiàn)方式。實(shí)施例一本發(fā)明實(shí)施例提供一種柵極驅(qū)動(dòng)電路，如圖3所示，包括移位寄存器11，還包括—控多單元12，用于接收所述移位寄存器11輸出的第一脈沖信號(hào)，并輸出多個(gè)第二脈沖信號(hào)，所述多個(gè)第二脈沖信號(hào)用于驅(qū)動(dòng)多條柵線。
本實(shí)施例中，通過給移位寄存器增加一個(gè)一控多單元，將一個(gè)移位寄存器輸出的一個(gè)脈沖信號(hào)轉(zhuǎn)化為多個(gè)脈沖信號(hào)輸出，分別用以驅(qū)動(dòng)多條柵線，使得一個(gè)移位寄存器能夠同時(shí)控制多條柵線，大大地減少了移位寄存器的個(gè)數(shù)，從而減小布線空間，有利于實(shí)現(xiàn)面板窄邊框化。一控多單元12，與移位寄存器11輸出端相連，用于將接收的第一脈沖信號(hào)分成多個(gè)第二脈沖信號(hào)，其原理及實(shí)現(xiàn)方式有多種，本實(shí)施例僅在此舉出以下具體實(shí)施方式
作為范例。對(duì)于所述多個(gè)第二脈沖信號(hào)的時(shí)序圖形，可以有多種方案。以一個(gè)所述一控多單元輸出兩個(gè)第二脈沖信號(hào)且所驅(qū)動(dòng)的兩條柵線是相鄰的為例，這兩個(gè)第二脈沖信號(hào)可以是互補(bǔ)的同步信號(hào)，即其中一個(gè)第二脈沖信號(hào)在前半周期內(nèi)為高電平，在后半周期內(nèi)為低電平，另一個(gè)第二脈沖信號(hào)在前半周期內(nèi)為低電平，在后半周期內(nèi)為高電平，此時(shí)所驅(qū)動(dòng)的兩條柵線是依次被驅(qū)動(dòng)；也可以是高電平的時(shí)序完全相同的信號(hào)，此時(shí)所驅(qū)動(dòng)的兩條柵線是同時(shí)被驅(qū)動(dòng)；也可以是高電平部分重疊的信號(hào)；以上各種情況中，兩個(gè)第二脈沖信號(hào)的高電平持續(xù)時(shí)間可以相等，也可以不相等。所述兩個(gè)第二脈沖信號(hào)驅(qū)動(dòng)不相鄰的兩條柵線時(shí)的情況可作類似分析。當(dāng)然，最優(yōu)選的方案是依次驅(qū)動(dòng)兩條相鄰的柵線，且被驅(qū)動(dòng)的順序與顯示基板上所有柵線被驅(qū)動(dòng)的順序一致，且持續(xù)時(shí)間相同，此時(shí)圖像顯示效果較好。因此優(yōu)選地，參閱圖7所示，一控多單元12將第一脈沖信號(hào)(例如0UT12)的一個(gè)脈沖信號(hào)轉(zhuǎn)換為多個(gè)第二脈沖信號(hào)中的脈沖(例如OUTl和0UT2)，分別用以驅(qū)動(dòng)多條相鄰的柵線，在一個(gè)圖像幀內(nèi)，多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和，等于第一脈沖信號(hào)的脈沖持續(xù)時(shí)間；優(yōu)選地，多個(gè)第二脈沖信號(hào)的高電平持續(xù)時(shí)間不相重疊。該具體實(shí)施方式
中，一控多單元12將移位寄存器輸出的第一脈沖信號(hào)中的脈沖進(jìn)行轉(zhuǎn)換，形成多個(gè)第二脈沖信號(hào)，且這些所述的第二脈沖信號(hào)除脈沖信號(hào)逐個(gè)落后一恒定時(shí)間外，頻率、幅度等均相同。其中，具體逐個(gè)落后多少時(shí)間，與一控多單元12輸出多少個(gè)第二脈沖信號(hào)有關(guān)。優(yōu)選地，可以根據(jù)第二脈沖信號(hào)的個(gè)數(shù)來平均分配第一脈沖信號(hào)的寬度(脈沖持續(xù)時(shí)間)，即為第二脈沖信號(hào)的寬度。具體地，設(shè)第一脈沖信號(hào)的高電平持續(xù)時(shí)間(脈沖寬度)為h，周期為T，若設(shè)計(jì)時(shí)欲使一個(gè)移位寄存器欲驅(qū)動(dòng)兩條相鄰的柵線，則一控多單元12輸出兩個(gè)第二脈沖信號(hào)，且這兩個(gè)第二脈沖信號(hào)中脈沖出現(xiàn)的時(shí)間相差h/2，相位落后π (ι/Τ。如圖7所示，對(duì)應(yīng)于第一脈沖信號(hào)0UT12中持續(xù)的時(shí)段內(nèi)，轉(zhuǎn)化成的兩個(gè)第二脈沖信號(hào)，一個(gè)(OUTl)信號(hào)前半時(shí)段為高電平，后半時(shí)段為低電平，而另一個(gè)(0UT2)信號(hào)則前半時(shí)段為低電平，后半時(shí)段為高電平。此時(shí)一控多單元12，也可稱為一控二單元。類似地，若如圖9和10所示，驅(qū)動(dòng)3條柵線，則一控多單元12輸出三個(gè)第二脈沖信號(hào)，且這三個(gè)第二脈沖信號(hào)脈沖出現(xiàn)的時(shí)間相差&/3，相位落后2 t0/3T,此時(shí)一控多單元12，也可稱為一控三元件。上述的一控多單元12直接與柵線相連，不再串聯(lián)其它一控多單元時(shí)，輸出的第二脈沖信號(hào)直接用于驅(qū)動(dòng)?xùn)啪€。但本實(shí)施例也不排除多個(gè)一控多單元12組合級(jí)聯(lián)形成新的一控多單元的情況，例如，如圖4所示，三個(gè)一控二元件組合級(jí)聯(lián)形成新的一控多單元，可控制(或驅(qū)動(dòng))4條柵線?，F(xiàn)有的一個(gè)移位寄存器輸出一個(gè)脈沖信號(hào)，只能向一條柵線進(jìn)行充電操作，換言之，一個(gè)移位寄存器只能控制一行像素薄膜晶體管TFT的開關(guān)；而本實(shí)施例中通過一控多單元12將移位寄存器輸出的第一脈沖信號(hào)，轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)，以向多條柵線進(jìn)行充電操作，打開多條柵線上的像素TFT開關(guān)，可大大降低移位寄存器的個(gè)數(shù)，從而減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板，而且無需更改液晶面板的內(nèi)部設(shè)計(jì)， 方便實(shí)現(xiàn)。所述柵極驅(qū)動(dòng)電路包括上下級(jí)聯(lián)的多個(gè)所述移位寄存器，其中，任一級(jí)移位寄存器的輸入端連接下一級(jí)移位寄存器的輸入端，任一級(jí)所述移位寄存器的復(fù)位信號(hào)輸入端連接下一級(jí)移位寄存器的輸出端。本實(shí)施例中的柵極驅(qū)動(dòng)電路，因設(shè)置有一控多單元12，可將第一脈沖信號(hào)轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)，分別用以驅(qū)動(dòng)多條柵線，所以使用的移位寄存器的個(gè)數(shù)可大大減少，從而減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。實(shí)施例二本發(fā)明一種柵極驅(qū)動(dòng)電路，另一具體實(shí)施實(shí)例如下如圖5和圖6所示，柵極驅(qū)動(dòng)電路包括移位寄存器11和與移位寄存器11輸出端相連的一控多單元12,所述的一控多單元12包括第一薄膜晶體管Tl，其源極與移位寄存器11的輸出端相連，漏極與相鄰兩條柵線中的奇數(shù)行柵線(OUT-O)相連，柵極接收第一控制信號(hào)Vl ；第二薄膜晶體管T2，其源極也與移位寄存器11的輸出端相連，漏極與相鄰兩條柵線中的偶數(shù)行柵線(OUT-E)相連，柵極接收第二控制信號(hào)V2 ；第三薄膜晶體管T3，其源極輸入接地電壓信號(hào)Vss，漏極與相鄰兩條柵線中的偶數(shù)行柵線(OUT-E)相連，柵極接收第一控制信號(hào)Vl ；第四薄膜晶體管T4，其源極也輸入接地電壓信號(hào)Vss，漏極與相鄰兩條柵線中的奇數(shù)行柵線(OUT-O)相連，柵極接收第二控制信號(hào)V2 ；如圖7所示，為上述柵極驅(qū)動(dòng)電路的工作時(shí)序圖，其中，第一控制信號(hào)Vl和第二控制信號(hào)V2的頻率均為頻率是移位寄存器使用的時(shí)鐘信號(hào)CLKl和CLK2的2倍的時(shí)鐘信號(hào)，且第一控制信號(hào)Vl和第二控制信號(hào)V2的相位彼此相反。因此，在移位寄存器11輸出高電平的持續(xù)時(shí)間內(nèi)，前半段時(shí)間內(nèi)，第一控制信號(hào)Vl控制其中的第一薄膜晶體管Tl和第三薄膜晶體管T3打開，第二薄膜晶體管T2和第四薄膜晶體管T4關(guān)閉，使得OUT-O輸出高電平，OUT-E輸出低電平；后半段時(shí)間內(nèi)，第二控制信號(hào)V2控制其中的第二薄膜晶體管T2和第四薄膜晶體管T4打開，第一薄膜晶體管Tl和第三薄膜晶體管T3關(guān)閉，使得OUT-O輸出低電平，OUT-E輸出高電平，結(jié)果使奇偶行依次點(diǎn)亮。本實(shí)施例提供柵極驅(qū)動(dòng)電路，設(shè)置有一控多單元12，可將第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)，分別用以驅(qū)動(dòng)相鄰兩條柵線中的奇數(shù)行和偶數(shù)行柵線。因一個(gè)移位寄存器可控制相鄰的兩條柵線，所以移位寄存器的個(gè)數(shù)可減少為原來的一半，從而大大減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。其中，所述的移位寄存器11上下級(jí)聯(lián)，其中，任一級(jí)移位寄存器(例如第二級(jí)SR2)的輸入接入上一級(jí)移位寄存器的輸出，任一級(jí)所述移位寄存器的輸出端連接下一級(jí)移位寄存器的輸入端，任一級(jí)所述移位寄存器的復(fù)位信號(hào)輸入端連接下一級(jí)移位寄存器的輸出端。第一級(jí)移位寄存器SRl的輸入接開啟脈沖信號(hào)STV。如圖7所示，整個(gè)電路的具體工作時(shí)序如下在tl期間，開啟脈沖信號(hào)STV = I維持高電平，輸出一高電平脈沖給第一級(jí)移位寄存器(SRl)的輸入端，使SRl在下一個(gè)脈沖到來時(shí)前(t2期間)打開，使第一脈沖信號(hào) Out12輸出高電平。在t2期間，0utl2輸出高電平，第一行SRl相連的一控多單元12中的輸入端為高電平，由于在t2期間的前一半，第一控制信號(hào)Vl為高電平，第二控制信號(hào)Vl為低電平，使第一薄膜晶體管Tl和第三薄膜晶體管T3打開，而第二薄膜晶體管T2和第四薄膜晶體管T4關(guān)閉，實(shí)現(xiàn)對(duì)第I行柵線的充電，同時(shí)實(shí)現(xiàn)對(duì)第2行柵線的放電，使得第I行打開，第2行關(guān)閉；在12期間的后一半，第一控制信號(hào)Vl為低電平，第二控制信號(hào)Vl為高電平，使第一薄膜晶體管Tl和第三薄膜晶體管T3關(guān)閉，而第二薄膜晶體管T2和第四薄膜晶體管T4打開，實(shí)現(xiàn)對(duì)第2行柵線的充電，同時(shí)實(shí)現(xiàn)對(duì)第I行柵線的放電，使得第I行關(guān)閉，第2行打開。另夕卜，在t2期間，0utl2輸出高電平給SR2的輸入端，使得使SR2在下一個(gè)脈沖到來前(t3期間)打開，使第二級(jí)移位寄存器SR2輸出高電平，即SR2輸出的第一脈沖信號(hào)0ut34此時(shí)為高電平。在t3期間，0ut34輸出一高電平給SRl的復(fù)位端，使得SRl復(fù)位。與t2期間相似，第二行的一控多單元12使得在t3期間的前一半時(shí)段第3行打開，第4行關(guān)閉，而在t3期間的后一半時(shí)段使得第3行關(guān)閉，第4行打開。另外，在t3期間，0ut34還輸出高電平脈沖給SR3的輸入端，使得使SR3在下一個(gè)脈沖到來前(t4期間)打開，使0ut56輸出高電平。接下來依次順延，直到最后一行。最終各柵線獲得的信號(hào)(0UT1 0UT6)如圖7中所示，可用于驅(qū)動(dòng)各柵線，控制不同柵線上的像素TFT的開關(guān)。另外，優(yōu)選地，本實(shí)施例中的一控多單元還可通過兩個(gè)薄膜晶體管實(shí)現(xiàn)，具體地，如圖8所示,所述的一控多單元包括第五薄膜晶體管，其柵極與所述移位寄存器的輸出端相連，源極輸入第一控制信號(hào)，漏極與相鄰兩條柵線中的奇數(shù)行柵線相連；第六薄膜晶體管，其柵極也與所述移位寄存器的輸出端相連，源極輸入第二控制信號(hào)，漏極與相鄰兩條柵線中的偶數(shù)行柵線相連；其中，使用的第一控制信號(hào)和第二控制信號(hào)與上面所述相同，即頻率為移位寄存器使用的時(shí)鐘信號(hào)的2倍的時(shí)鐘信號(hào)，且第一控制信號(hào)和第二控制信號(hào)的相位彼此相反，具體能做過程大致類似，不再一一贅述。本實(shí)施例所述柵極驅(qū)動(dòng)電路，每個(gè)移位寄存器可驅(qū)動(dòng)相鄰的兩條柵線，因此可減少移位寄存器的個(gè)數(shù)，減小布線空間，從而實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。實(shí)施例三本發(fā)明一種柵極驅(qū)動(dòng)電路，如圖9所示，另一具體實(shí)施實(shí)例如下所述的柵極驅(qū)動(dòng)電路包括移位寄存器11和與移位寄存器11輸出端相連的一控多單元12，區(qū)別在于，所述一控多單元12包括第七薄膜晶體管T7，其源極與移位寄存器11的輸出端相連，漏極與相鄰三條柵線中的第一條(0UT_1)相連，柵極接收第三控制信號(hào)V3 ；第八薄膜晶體管T8，其源極也與移位寄存器11的輸出端相連，漏極與相鄰三條柵線中的第二條(0UT_2)相連，柵極接收第四控制信號(hào)V4;第九薄膜晶體管T9，其源極也與移位寄存器11的輸出端相連，漏極與相鄰三條柵線中的第三條(0UT_3)相連，柵極接收第五控制信號(hào)V5 ；第十薄膜晶體管T10，其源極輸入接地電壓信號(hào)Vss，漏極與相鄰三條柵線中的第二條(0UT_2)相連，柵極接收第三控制信號(hào)V3 ；第十一薄膜晶體管T11，其源極也輸入接地電壓信號(hào)Vss，漏極與相鄰三條柵線中的第一條(0UT_1)相連，柵極接收第四控制信號(hào)V4 ；第十二薄膜晶體管T12，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第一條(0UT_1)相連，柵極接收第五控制信號(hào)V5 ；第十三薄膜晶體管T13，其源極也輸入接地電壓信號(hào)Vss，漏極與相鄰三條柵線中的第三條(0UT_3)相連，柵極接收第三控制信號(hào)V3 ；第十四薄膜晶體管T14，其源極也輸入接地電壓信號(hào)Vss，漏極與相鄰三條柵線中的第三條(0UT_3)相連，柵極接收第四控制信號(hào)V4 ；第十五薄膜晶體管T15，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第二條(0UT_2)相連，柵極接收第五控制信號(hào)V5 ；其中，如圖10所示，第三控制信號(hào)V3、第四控制信號(hào)V4和第五控制信號(hào)V5均為頻率是移位寄存器11使用的時(shí)鐘信號(hào)CLKl和CLK2的3倍的時(shí)鐘信號(hào)，且第四控制信號(hào)V4的相位比第三控制信號(hào)V3落后120度，第五控制信號(hào)V5的相位比第四控制信號(hào)V4也落后120 度。本實(shí)施例提供的柵極驅(qū)動(dòng)電路，設(shè)置有一控多單元12，可將第一脈沖信號(hào)轉(zhuǎn)化為三個(gè)第二脈沖信號(hào)，分別用以驅(qū)動(dòng)相鄰的三條柵線，因此使用的移位寄存器的個(gè)數(shù)可減少為原來的三分之一，從而大大減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。其中，所述的移位寄存器上下級(jí)聯(lián)，其中，任一級(jí)所述移位寄存器的輸出端連接下一級(jí)移位寄存器的輸入端，任一級(jí)所述移位寄存器的復(fù)位信號(hào)輸入端連接下一級(jí)移位寄存器的輸出端。工作過程與實(shí)施例二大致類似，每一 CLK脈沖的前1/3時(shí)段第三控制信號(hào)V3為高電平，第四控制信號(hào)V4和第五控制信號(hào)V5為低電平，使T7、TlO和T13打開，其余6個(gè)關(guān)閉，使得Outl端輸出高電平，0ut2和0ut3端輸出低電平。每一 CLK脈沖的中間1/3時(shí)段第四控制信號(hào)V4為高電平，第三控制信號(hào)V3和第五控制信號(hào)V5為低電平，使TFT管T8、Tll和T14打開，其余6個(gè)關(guān)閉，使得0ut2端輸出高電平，Outl和0ut3端輸出低電平。每一 CLK脈沖的后1/3時(shí)段第五控制信號(hào)V5為高電平，第四控制信號(hào)V4和第三控制信號(hào)V3為低電平，使TFT管T9、T12和T15打開，其余6個(gè)關(guān)閉，使得Out3端輸出高電平，Out2和Outl端輸出低電平。本實(shí)施例所述柵極驅(qū)動(dòng)電路，每個(gè)移位寄存器可驅(qū)動(dòng)相鄰的三條柵線，因此可減少移位寄存器的個(gè)數(shù)，減小布線空間，從而實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板，而且無需更改面板的內(nèi)部設(shè)計(jì)即能實(shí)現(xiàn)，實(shí)現(xiàn)起來非常方便。實(shí)施例四本發(fā)明實(shí)施例還提供了一種顯示裝置，設(shè)置有上述實(shí)施例所述的任意一種柵極驅(qū)動(dòng)電路。所述顯示裝置可以為液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。本實(shí)施例提供的顯示裝置，使用的柵極驅(qū)動(dòng)電路中的每個(gè)移位寄存器可驅(qū)動(dòng)多條柵線，需要的布線空間小，因此可使面板邊框進(jìn)一步變窄。
實(shí)施例五本發(fā)明實(shí)施例提供一種驅(qū)動(dòng)方法，適用于實(shí)施例一中所述的驅(qū)動(dòng)電路(如圖3所示)，如圖11所示,該方法包括步驟101、將移位寄存器輸出的第一脈沖信號(hào)轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)；步驟102、所述多個(gè)第二脈沖信號(hào)分別驅(qū)動(dòng)多條柵線。本實(shí)施例所述多個(gè)第二脈沖信號(hào)依次開啟驅(qū)動(dòng)多條柵線(逐行依次驅(qū)動(dòng)方式)，或者，所述多個(gè)第二脈沖信號(hào)同時(shí)開啟多條柵線(分區(qū)域驅(qū)動(dòng)方式)。在一個(gè)圖像幀內(nèi)，所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和所述第一脈沖信號(hào)的脈沖持續(xù)時(shí)間，且多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間不相重疊。本實(shí)施例所述驅(qū)動(dòng)方法，使每個(gè)移位寄存器可驅(qū)動(dòng)多條柵線，因此可減少移位寄存器的個(gè)數(shù)，減小布線空間，從而實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板，而且無需更改面板的內(nèi)部設(shè)計(jì)即能實(shí)現(xiàn)，實(shí)現(xiàn)起來非常方便。具體地，參考圖5 7，當(dāng)所述第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法如圖12所示,包括201、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)Vl開啟第一薄膜晶體管Tl和第三薄膜晶體管T3，同時(shí)第二控制信號(hào)V2關(guān)斷第二薄膜晶體管T2和第四薄膜晶體管T4，第一脈沖信號(hào)的高電平經(jīng)第一薄膜晶體管Tl輸入相鄰兩條柵線中的奇數(shù)行柵線0UT-0，接地電壓信號(hào)Vss經(jīng)第三薄膜晶體管T3輸入相鄰兩條柵線中的偶數(shù)行柵線OUT-E ；202、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，第一控制信號(hào)Vl關(guān)斷第一薄膜晶體管Tl和第三薄膜晶體管T3，第二控制信號(hào)V2開啟第二薄膜晶體管T2和第四薄膜晶體管T4，第一脈沖信號(hào)的高電平經(jīng)第二薄膜晶體管T2輸入相鄰兩條柵線中的偶數(shù)行柵線0UT-E，接地電壓信號(hào)Vss經(jīng)第四薄膜晶體管T4輸入相鄰兩條柵線中的奇數(shù)行柵線0UT-0。上述驅(qū)動(dòng)方法適用于實(shí)施例二所述第一種柵極驅(qū)動(dòng)電路(如圖5 6所示)，可使每個(gè)移位寄存器可驅(qū)動(dòng)兩條相鄰柵線，柵極驅(qū)動(dòng)電路的具體工作過程已在實(shí)施例二做過詳細(xì)描述，在此不再贅述。具體地，第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，還可通過圖8所示驅(qū)動(dòng)電路來實(shí)現(xiàn)，此時(shí)該驅(qū)動(dòng)電路的驅(qū)動(dòng)方法如圖13所示,具體包括步驟301、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)Vl輸出高電平，第二控制信號(hào)V2輸出低電平，第一控制信號(hào)Vl輸出的高電平經(jīng)第五薄膜晶體管T5輸入相鄰兩條柵線中的奇數(shù)行柵線0UT-0，第二控制信號(hào)V2輸出的低電平經(jīng)第六薄膜晶體管T6輸入相鄰兩條柵線中的偶數(shù)行柵線OUT-E ；步驟302、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，第一控制信號(hào)Vl輸出低電平，第二控制信號(hào)V2輸出高電平，第一控制信號(hào)Vl輸出的低電平經(jīng)第五薄膜晶體管T5輸入相鄰兩條柵線中的奇數(shù)行柵線0UT-0，第二控制信號(hào)V2輸出的高電平經(jīng)第六薄膜晶體管T6輸入相鄰兩條柵線中的偶數(shù)行柵線0UT-E。圖8所示驅(qū)動(dòng)電路中，第一脈沖信號(hào)輸入第五薄膜晶體管T5和第六薄膜晶體管T6的柵極，因此第一脈沖信號(hào)的高電平持續(xù)時(shí)間內(nèi)，第五薄膜晶體管T5和第六薄膜晶體管T6均處于導(dǎo)通狀態(tài)，在高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)Vl向奇數(shù)行柵線OUT-O輸出高電平，第二控制信號(hào)V2向偶數(shù)行柵線OUT-E輸出低電平；在高電平持續(xù)時(shí)間的后半段，第 一控制信號(hào)Vl向奇數(shù)行柵線OUT-O輸出低電平，第二控制信號(hào)V2向偶數(shù)行柵線OUT-E輸出高電平。相鄰兩條柵線中的奇數(shù)行OUT-O和偶數(shù)行柵線OUT-E被依次驅(qū)動(dòng)。本實(shí)施例所述驅(qū)動(dòng)方法可使每個(gè)移位寄存器驅(qū)動(dòng)兩條相鄰柵線，且只使用了兩個(gè)薄膜晶體管，因此可減小布線空間，從而實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板，而且無需更改面板的內(nèi)部設(shè)計(jì)即能實(shí)現(xiàn)，實(shí)現(xiàn)起來非常方便。具體地，參考圖9 10，當(dāng)所述第一脈沖信號(hào)轉(zhuǎn)化為三個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法如圖14所示,包括步驟401、在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前1/3時(shí)段，第三控制信號(hào)V3開啟第七、第十和第十三薄膜晶體管(T7、TlO和T13)，第四控制信號(hào)V4關(guān)斷第八、第i^一和第十四薄膜晶體管(T8、T11和Τ14)，第五控制信號(hào)V5關(guān)斷第九、第十二和第十五薄膜晶體管(T9、Τ12和Τ15)，第一脈沖信號(hào)的高電平經(jīng)第七薄膜晶體管Τ7輸入相鄰三條柵線中的第一條柵線0UT_1，所述接地電壓信號(hào)Vss分別經(jīng)第十、第十三薄膜晶體管(T10、T13)輸入相鄰三條柵線中的第二、第三條柵線(0UT_2和0UT_3)；步驟402、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的第二個(gè)1/3時(shí)段，第三控制信號(hào)V3關(guān)斷第七、第十和第十三薄膜晶體管(T7、TlO和T13)，第四控制信號(hào)V4開啟第八、第i^一和第十四薄膜晶體管(T8、T11和Τ14)，第五控制信號(hào)V5關(guān)斷第九、第十二和第十五薄膜晶體管(T9、Τ12和Τ15)，第一脈沖信號(hào)的高電平經(jīng)第八薄膜晶體管Τ8輸入相鄰三條柵線中的第二條柵線0UT_2，接地電壓信號(hào)Vss分別經(jīng)第十一、第十四薄膜晶體管(T11、T14)輸入相鄰三條柵線中的第一、第三條柵線(0UT_1和0UT_3)；步驟403、在第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后1/3時(shí)段，第三控制信號(hào)V3關(guān)斷第七、第十和第十三薄膜晶體管(T7、TlO和T13)，第四控制信號(hào)V4關(guān)斷第八、第i^一和第十四薄膜晶體管(T8、Tll和T14)，第五控制信號(hào)開啟第九、第十二和第十五薄膜晶體管(T9、T12和Τ15)，第一脈沖信號(hào)的高電平經(jīng)第九薄膜晶體管T9輸入相鄰三條柵線中的第三條柵線0UT_3，接地電壓信號(hào)Vss分別經(jīng)第十二、第十五薄膜晶體管(T12、T15)輸入相鄰三條柵線中的第一、第二條柵線(0UT_1和0UT_2)。上述驅(qū)動(dòng)方法適用于實(shí)施例三所述第一種柵極驅(qū)動(dòng)電路(如圖9所示)，可使每個(gè)移位寄存器可驅(qū)動(dòng)三條相鄰柵線，柵極驅(qū)動(dòng)電路的具體工作過程已在實(shí)施例二做過詳細(xì)描述，在此不再贅述。本實(shí)施例所述的驅(qū)動(dòng)方法，可使每個(gè)移位寄存器可驅(qū)動(dòng)多條柵線，因此可減少移位寄存器的個(gè)數(shù)，減小布線空間，從而實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板，而且無需更改面板的內(nèi)部設(shè)計(jì)即能實(shí)現(xiàn)，實(shí)現(xiàn)起來非常方便。本發(fā)明實(shí)施例中所述的技術(shù)特征，在不沖突的情況下，可任意相互組合使用。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)所述以權(quán)利要求的保護(hù)范圍 為準(zhǔn)。
權(quán)利要求
1.一種柵極驅(qū)動(dòng)電路，包括移位寄存器，其特征在于，還包括 一控多單元，用于接收所述移位寄存器輸出的第一脈沖信號(hào)，并輸出多個(gè)第二脈沖信號(hào)，所述多個(gè)第二脈沖信號(hào)用于驅(qū)動(dòng)多條柵線。
2.根據(jù)權(quán)利要求I所述柵極驅(qū)動(dòng)電路，其特征在于， 所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間相等。
3.根據(jù)權(quán)利要求I或2所述柵極驅(qū)動(dòng)電路，其特征在于， 在一個(gè)圖像幀內(nèi)，所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和等于所述第一脈沖信號(hào)的脈沖持續(xù)時(shí)間，且所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間不相重疊。
4.根據(jù)權(quán)利要求I所述柵極驅(qū)動(dòng)電路，其特征在于，所述一控多單元輸出兩個(gè)所述第二脈沖信號(hào)，所述一控多單兀包括 第一薄膜晶體管，其源極與所述移位寄存器的輸出端相連，漏極與相鄰兩條柵線中的奇數(shù)行柵線相連，柵極接收第一控制信號(hào)； 第二薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰兩條柵線中的偶數(shù)行柵線相連，柵極接收第二控制信號(hào)； 第三薄膜晶體管，其源極輸入接地電壓信號(hào)Vss，漏極與所述相鄰兩條柵線中的偶數(shù)行柵線相連，柵極接收第一控制信號(hào)； 第四薄膜晶體管，其源極也輸入接地電壓信號(hào)Vss，漏極與所述相鄰兩條柵線中的奇數(shù)行柵線相連，柵極接收所述第二控制信號(hào)； 其中，所述第一控制信號(hào)和第二控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的2倍的時(shí)鐘信號(hào)，且所述第一控制信號(hào)和第二控制信號(hào)的相位彼此相反。
5.根據(jù)權(quán)利要求I所述的柵極驅(qū)動(dòng)電路，其特征在于，所述一控多單元輸出兩個(gè)所述第二脈沖信號(hào)，所述一控多單元包括 第五薄膜晶體管，其柵極與所述移位寄存器的輸出端相連，源極輸入第一控制信號(hào)，漏極與相鄰兩條柵線中的奇數(shù)行柵線相連； 第六薄膜晶體管，其柵極也與所述移位寄存器的輸出端相連，源極輸入第二控制信號(hào)，漏極與相鄰兩條柵線中的偶數(shù)行柵線相連； 其中，所述第一控制信號(hào)和第二控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的2倍的時(shí)鐘信號(hào)，且所述第一控制信號(hào)和第二控制信號(hào)的相位彼此相反。
6.根據(jù)權(quán)利要求I所述的柵極驅(qū)動(dòng)電路，其特征在于，所述一控多單元輸出三個(gè)所述第二脈沖信號(hào)，所述一控多單元包括 第七薄膜晶體管，其源極與所述移位寄存器的輸出端相連，漏極與相鄰三條柵線中的第一條相連，柵極接收第三控制信號(hào)； 第八薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第四控制信號(hào)； 第九薄膜晶體管，其源極也與所述移位寄存器的輸出端相連，漏極與所述相鄰三條柵線中的第三條相連，柵極接收第五控制信號(hào)； 第十薄膜晶體管，其源極輸入接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第三控制信號(hào)； 第十一薄膜晶體管，其源極也接收接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第一條相連，柵極接收所述第四控制信號(hào)； 第十二薄膜晶體管，其源極也接收接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第一條相連，柵極接收第五控制信號(hào)； 第十三薄膜晶體管，其源極也接收接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第三條相連，柵極接收所述第三控制信號(hào)； 第十四薄膜晶體管，其源極也接收接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第三條相連，柵極接收所述第四控制信號(hào)； 第十五薄膜晶體管，其源極也接收接地電壓信號(hào)Vss，漏極與所述相鄰三條柵線中的第二條相連，柵極接收第五控制信號(hào)； 其中，所述第三控制信號(hào)、第四控制信號(hào)和第五控制信號(hào)均為頻率是所述移位寄存器使用的時(shí)鐘信號(hào)的3倍的時(shí)鐘信號(hào)，且第四控制信號(hào)的相位比所述第三控制信號(hào)落后120度，第五控制信號(hào)的相位比第四控制信號(hào)也落后120度。
7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路包括上下級(jí)聯(lián)的多個(gè)所述移位寄存器，其中，任一級(jí)所述移位寄存器的輸出端連接下一級(jí)移位寄存器的輸入端，任一級(jí)所述移位寄存器的復(fù)位信號(hào)輸入端連接下一級(jí)移位寄存器的輸出端。
8.—種顯示裝置，其特征在于，設(shè)置有權(quán)利要求1-7任一項(xiàng)所述的柵極驅(qū)動(dòng)電路。
9.一種柵極驅(qū)動(dòng)方法，其特征在于，包括 將移位寄存器輸出的第一脈沖信號(hào)轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)； 所述多個(gè)第二脈沖信號(hào)分別驅(qū)動(dòng)多條柵線。
10.根據(jù)權(quán)利要求9所述方法，其特征在于，所述多個(gè)第二脈沖信號(hào)分別驅(qū)動(dòng)多條柵線，具體為 所述多個(gè)第二脈沖信號(hào)依次驅(qū)動(dòng)多條柵線，或者，所述多個(gè)第二脈沖信號(hào)同時(shí)驅(qū)動(dòng)多條柵線。
11.根據(jù)權(quán)利要求9或10所述的方法，其特征在于，所述方法還包括 在一個(gè)圖像幀內(nèi)，令所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間之和等于所述第一脈沖信號(hào)的脈沖持續(xù)時(shí)間，且所述多個(gè)第二脈沖信號(hào)的脈沖持續(xù)時(shí)間不相重疊。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)開啟第一薄膜晶體管和第三薄膜晶體管，第二控制信號(hào)關(guān)斷第二薄膜晶體管和第四薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第一薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述接地電壓信號(hào)Vss經(jīng)第三薄膜晶體管輸入所述相鄰兩條柵線中的偶數(shù)行柵線； 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，所述第一控制信號(hào)關(guān)斷第一薄膜晶體管和第三薄膜晶體管，所述第二控制信號(hào)開啟第二薄膜晶體管和第四薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第二薄膜晶體管輸入所述相鄰兩條柵線中的偶數(shù)行柵線，所述接地電壓信號(hào)Vss經(jīng)第四薄膜晶體管輸入所述相鄰兩條柵線中的奇數(shù)行柵線。
13.根據(jù)權(quán)利要求9所述方法，其特征在于，所述第一脈沖信號(hào)轉(zhuǎn)化為兩個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前半段，第一控制信號(hào)輸出高電平，第二控制信號(hào)輸出低電平，所述第一控制信號(hào)輸出的高電平經(jīng)第五薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述第二控制信號(hào)輸出的低電平經(jīng)第六薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線； 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后半段，第一控制信號(hào)輸出低電平，第二控制信號(hào)輸出高電平，所述第一控制信號(hào)輸出的低電平經(jīng)第五薄膜晶體管輸入相鄰兩條柵線中的奇數(shù)行柵線，所述第二控制信號(hào)輸出的高電平經(jīng)第六薄膜晶體管輸入相鄰兩條柵線中的偶數(shù)行柵線。
14.根據(jù)權(quán)利要求9所述方法，其特征在于，所述第一脈沖信號(hào)轉(zhuǎn)化為三個(gè)第二脈沖信號(hào)時(shí)，所述驅(qū)動(dòng)方法具體包括 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的前1/3時(shí)段，第三控制信號(hào)開啟第七、第十和第十三薄膜晶體管，第四控制信號(hào)關(guān)斷第八、第十一和第十四薄膜晶體管，第五控制信號(hào)關(guān)斷第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第七薄膜晶體管輸入相鄰三條柵線中的第一條柵線，所述接地電壓信號(hào)Vss經(jīng)第十薄膜晶體管輸入所述相鄰三條柵線中的第二條柵線并且經(jīng)第十三薄膜晶體管輸入所述相鄰三條柵線中的第三條柵線. 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的第二個(gè)1/3時(shí)段，第三控制信號(hào)關(guān)斷第七、第十和第十三薄膜晶體管，第四控制信號(hào)開啟第八、第十一和第十四薄膜晶體管，第五控制信號(hào)關(guān)斷第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第八薄膜晶體管輸入所述相鄰三條柵線中的第二條柵線，所述接地電壓信號(hào)Vss分別經(jīng)第十一薄膜晶體管輸入所述相鄰三條柵線中的第一條柵線并且經(jīng)第十四薄膜晶體管輸入所述相鄰三條柵線中的第三條柵線； 在所述第一脈沖信號(hào)的高電平持續(xù)時(shí)間的后1/3時(shí)段，第三控制信號(hào)關(guān)斷第七、第十和第十三薄膜晶體管，第四控制信號(hào)關(guān)斷第八、第十一和第十四薄膜晶體管，第五控制信號(hào)開啟第九、第十二和第十五薄膜晶體管，所述第一脈沖信號(hào)的高電平經(jīng)第九薄膜晶體管輸入所述相鄰三條柵線中的第三條柵線，所述接地電壓信號(hào)Vss分別經(jīng)第十二薄膜晶體管輸入所述相鄰三條柵線中的第二條柵線并且經(jīng)第十五薄膜晶體管輸入所述相鄰三條柵線中的第二條柵線。
全文摘要
本發(fā)明公開了一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法和顯示裝置，涉及顯示領(lǐng)域，可減小布線空間，實(shí)現(xiàn)面板窄邊框化，尤其適用于小尺寸的面板。本發(fā)明所述柵極驅(qū)動(dòng)電路包括移位寄存器，還包括一控多單元，與所述移位寄存器輸出端相連，用于將所述移位寄存器輸出的第一脈沖信號(hào)轉(zhuǎn)化為多個(gè)第二脈沖信號(hào)，分別用以驅(qū)動(dòng)多條柵線。
文檔編號(hào)G09G3/20GK102881248SQ20121037534
公開日2013年1月16日 申請(qǐng)日期2012年9月29日 優(yōu)先權(quán)日2012年9月29日
發(fā)明者谷曉芳, 楊通, 胡明 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司