專利名稱：液晶顯示裝置和電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置。此外，本發(fā)明涉及一種具有該半導體裝置的顯示裝置。具體而言，本發(fā)明涉及一種具有該半導體裝置的液晶顯示裝置和具有該液晶顯示裝置的電子裝置。
背景技術(shù)：
近年來，隨著諸如液晶電視的大型顯示裝置的增多，人們在積極開發(fā)諸如液晶顯示裝置和發(fā)光裝置的顯示裝置。具體而言，已經(jīng)在積極開發(fā)一種技術(shù)，用于利用由絕緣體上方的非晶半導體制成的晶體管在同一基板上形成像素電路和包括移位寄存器等的驅(qū)動器電路(下文中稱為內(nèi)部電路)，因為該技術(shù)對低功耗和低成本很有貢獻。將形成于絕緣體上方的內(nèi)部電路通過FPC等連接到設(shè)置于絕緣體外部的控制器IC(下文中稱為外部電路)并控制其運行。此外，已經(jīng)設(shè)計出一種利用非晶半導體制成的晶體管形成的移位寄存器作為形成于絕緣體上方的內(nèi)部電路(參見參考文獻1 日本公開專利申請No. 2004-78172)。不過，有一個問題，即，非晶半導體形成的晶體管特性隨著開啟時間或所施加的電壓而劣化。為了解決這個問題，已經(jīng)設(shè)計出通過并聯(lián)兩個晶體管并依次開啟晶體管來抑制晶體管特性的劣化(參見參考文獻2 :SID，05 DIGEST PP. 348到PP. 351)。

發(fā)明內(nèi)容
在上述參考文獻2中未公開詳細的驅(qū)動方法。此外，為了逐個控制并聯(lián)的兩個晶體管，必須要有具有大電路尺寸的控制電路。鑒于前述問題，本發(fā)明的目的是提供一種觸發(fā)電路和移位寄存器，均具有這種移位寄存器的半導體裝置和顯示裝置，以及具有該顯示裝置的電子裝置，觸發(fā)電路和移位寄存器均具有電路尺寸較小的控制電路。此外，本發(fā)明的另一目的是提供一種每者均使用了與常規(guī)方法不同的抑制晶體管特性劣化的驅(qū)動方法的觸發(fā)電路和移位寄存器，均具有這種移位寄存器的半導體裝置和顯示裝置，以及具有這種顯示裝置的電子裝置。根據(jù)本發(fā)明的一個方面的半導體裝置包括第一晶體管、第二晶體管、第三晶體管和第四晶體管。第一晶體管的柵極和第一端子電連接到第一線路，第一晶體管的第二端子電連接到第四晶體管的柵極。第二晶體管的柵極電連接到第二線路，第二晶體管的第一端子電連接到第四線路，第二晶體管的第二端子電連接到第四晶體管的柵極。第三晶體管的柵極電連接到第三線路，第三晶體管的第一端子電連接到第四線路，第三晶體管的第二端子電連接到第四晶體管的柵極。第四晶體管的第一端子電連接到第四線路，第四晶體管的第二端子電連接到第五線路。第一到第四晶體管可以具有相同的導電類型。此外，可以將非晶半導體用于第一到第四晶體管的每個的半導體層。注意，第一晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第二晶體管的溝道寬度W與溝道長度L的比值(W/L)。注意，第一晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第三晶體管的溝道寬度W與溝道長度L的比值(W/L)。根據(jù)本發(fā)明的一個方面的半導體裝置包括第一晶體管、第二晶體管、第三晶體管、 第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管。第一晶體管的柵極電連接到第一線路，第一晶體管的第一端子電連接到第二線路，第一晶體管的第二端子電連接到第二晶體管的柵極。第八晶體管的柵極電連接到第四線路，第八晶體管的第一端子電連接到第五線路，第八晶體管的第二端子電連接到第二晶體管的柵極。第六晶體管的柵極電連接到第二晶體管的柵極，第六晶體管的第一端子電連接到第五線路，第六晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。第五晶體管的柵極和第一端子電連接到第二線路，第五晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。 第七晶體管的柵極電連接到第三線路，第七晶體管的第一端子電連接到第五線路，第七晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。第四晶體管的第一端子電連接到第五線路，第四晶體管的第二端子電連接到第二晶體管的柵極。第三晶體管的第一端子電連接到第五線路，第三晶體管的第二端子電連接到第六線路。第二晶體管的第一端子電連接到第三線路，第二晶體管的第二端子電連接到第六線路。第一到第八晶體管可以具有相同的導電類型。此外，可以將非晶半導體用于第一到第八晶體管的每個的半導體層。注意，第五晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第六晶體管的溝道寬度W與溝道長度L的比值(W/L)。注意，第五晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第七晶體管的溝道寬度W與溝道長度L的比值(W/L)。此外，可以將本發(fā)明的半導體裝置用于液晶顯示裝置。根據(jù)本發(fā)明的一個方面的液晶顯示裝置包括驅(qū)動電路和具有液晶元件的像素。驅(qū)動電路包括第一晶體管、第二晶體管、第三晶體管和第四晶體管。第一晶體管的柵極和第一端子電連接到第一線路，第一晶體管的第二端子電連接到第四晶體管的柵極。第二晶體管的柵極電連接到第二線路，第二晶體管的第一端子電連接到第四線路，第二晶體管的第二端子電連接到第四晶體管的柵極。第三晶體管的柵極電連接到第三線路，第三晶體管的第一端子電連接到第四線路，第三晶體管的第二端子電連接到第四晶體管的柵極。第四晶體管的第一端子電連接到第四線路，第四晶體管的第二端子電連接到第五線路。第一到第四晶體管可以具有相同的導電類型。此外，可以將非晶半導體用于第一到第四晶體管的每個的半導體層。注意，第一晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第二晶體管的溝道寬度W與溝道長度L的比值(W/L)。注意，第一晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第三晶體管的溝道寬度W與溝道長度L的比值(W/L)。根據(jù)本發(fā)明的一個方面的液晶顯示裝置包括驅(qū)動電路和具有液晶元件的像素。驅(qū)動電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、 第七晶體管和第八晶體管。第一晶體管的柵極電連接到第一線路，第一晶體管的第一端子電連接到第二線路，第一晶體管的第二端子電連接到第二晶體管的柵極。第八晶體管的柵極電連接到第四線路，第八晶體管的第一端子電連接到第五線路，第八晶體管的第二端子電連接到第二晶體管的柵極。第六晶體管的柵極電連接到第二晶體管的柵極，第六晶體管的第一端子電連接到第五線路，第六晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。第五晶體管的柵極和第一端子電連接到第二線路，第五晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。第七晶體管的柵極電連接到第三線路， 第七晶體管的第一端子電連接到第五線路，第七晶體管的第二端子電連接到第三晶體管的柵極和第四晶體管的柵極。第四晶體管的第一端子電連接到第五線路，第四晶體管的第二端子電連接到第二晶體管的柵極。第三晶體管的第一端子電連接到第五線路，第三晶體管的第二端子電連接到第六線路。第二晶體管的第一端子電連接到第三線路，第二晶體管的第二端子電連接到第六線路。第一到第八晶體管可以具有相同的導電類型。此外，可以將非晶半導體用于第一到第八晶體管的每個的半導體層。注意，第五晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第六晶體管的溝道寬度W與溝道長度L的比值(W/L)。注意，第五晶體管的溝道寬度W與溝道長度L的比值(W/L)可以高于第七晶體管的溝道寬度W與溝道長度L的比值(W/L)。注意，可以將各種類型的開關(guān)用作本發(fā)明所示的開關(guān)，給出了電子開關(guān)、機械開關(guān)等作為例子。亦即，只要其能夠控制電流，可以使用任何元件，而不限于某一元件。例如，它可以是晶體管、二極管(例如PN 二極管、PIN 二極管、肖特基二極管或以二極管方式連接的晶體管)、晶閘管或組合了這些元件的邏輯電路。對于將晶體管用作開關(guān)而言，晶體管的極性(導電類型)不特定地限于某一種，因為其僅僅象開關(guān)一樣工作。不過，當優(yōu)選小截止電流時，優(yōu)選使用截止電流更小的晶體管。給出了配有LDD區(qū)域的晶體管、具有多柵極結(jié)構(gòu)的晶體管等作為具有小截止電流的晶體管的例子。此外，當被作為開關(guān)的晶體管的源極端子的電勢更接近低電勢側(cè)電源(例如VSS、GND或0V)時，優(yōu)選使用N溝道晶體管，而當源極端子的電勢更接近高電勢側(cè)電源(例如VDD)時，使用P溝道晶體管。這是因為提高了晶體管的柵極-源極電壓的絕對值，從而能夠容易地將晶體管作為開關(guān)操作。還可以同時使用N溝道和P溝道晶體管來使用CMOS開關(guān)。通過使用CMOS開關(guān)， 該開關(guān)可以有效地作為開關(guān)而運行，因為當P溝道開關(guān)和N溝道開關(guān)之一導通時電流能夠流過開關(guān)。例如，可以適當?shù)剌敵鲭妷?，而不論開關(guān)的輸入信號的電壓是高還是低。此外， 由于可以使用于導通或截止開關(guān)的信號的電壓輻值變小，因此能夠降低功率消耗。當將晶體管用作開關(guān)時，開關(guān)包括輸入端子(源極端子和漏極端子之一)、輸出端子(源極端子和漏極端子中的另一個)以及用于控制導電性的端子(柵極端子)。另一方面，當把二極管用作開關(guān)時，開關(guān)不具有在某些情況下用于控制導電性的端子。因此，可以減少用于控制端子的線路的數(shù)量。
注意，在本發(fā)明中，描述“連接”包括元件被電連接的情形、元件被功能性連接的情形以及元件被直接連接的情形。因此，在本發(fā)明公開的構(gòu)造中，可以在具有預定連接關(guān)系的元件之間插入其他元件。例如，可以在某一部分和另一部分之間提供實現(xiàn)電連接的一個或多個元件(例如開關(guān)、晶體管、電容器、電感器、電阻器和/或二極管)。此外，可以在諸部分之間提供一個或多個實現(xiàn)功能性連接的電路，例如邏輯電路(例如反相器、與非電路或或非電路)、信號變換器電路(例如DA轉(zhuǎn)換電路、AD轉(zhuǎn)換電路或伽瑪校正電路)、電勢電平變換器電路(例如諸如升壓電路或降壓電路的電源電路，或用于改變H電平信號或L電平信號的電勢電平的電平偏移電路)、電壓源、電流源、開關(guān)電路或放大器電路(例如能夠提高信號振幅、電流量等的電路，諸如運算放大器、差分放大器電路、源輸出電路或緩沖電路)、 信號發(fā)生電路、存儲電路或控制電路。或者，可以不在其間插入另一元件或另一電路而直接連接諸元件。在其間不插入另一元件或電路而連接元件的情形下，使用描述“直接連接”。此外， 在使用描述“電連接”的情況下，其中包括以下情形諸元件被電連接的情形(亦即，通過在其間插入另一元件連接諸元件)，元件被功能性連接的情形(亦即通過在其間插入另一電路連接諸元件)，以及直接連接諸元件的情形(亦即，不在其間插入另一元件或另一電路而連接諸元件)。注意，顯示元件、顯示裝置、發(fā)光元件和發(fā)光裝置可以使用各種類型且包括各種元件。例如，作為顯示元件，可以使用顯示裝置、發(fā)光元件以及通過電磁作用改變對比度的顯示媒體，諸如電致發(fā)光元件(例如有機電致發(fā)光元件、無機電致發(fā)光元件或包括有機和無機材料二者的電致發(fā)光元件)、電子發(fā)射元件、液晶、電子墨水、光柵光閥(GLV)、等離子體顯示板(PDP)、數(shù)字微鏡裝置(DMD)、壓電陶瓷顯示器或碳納米管。注意，使用電致發(fā)光元件的顯示裝置包括電致發(fā)光顯示器；利用電子發(fā)射元件的顯示裝置包括場致發(fā)射顯示器 (FED)、SED型平板顯示器(SED 表面導電電子發(fā)射器顯示器)等；利用液晶元件的顯示裝置包括液晶顯示器，透射型液晶顯示器，半透射型液晶顯示器，反射型液晶顯示器等；且利用電子墨水的顯示裝置包括電子紙張。注意，在本發(fā)明中，可以將各種晶體管用作晶體管，而不限于某一種。于是，例如， 可以使用包括由非晶硅或多晶硅代表的非單晶半導體膜的薄膜晶體管(TFT)。因此，這種晶體管可以在低溫下形成，可以以低成本形成，可以在大基板以及透光基板上形成，且這種晶體管可以透光。此外，可以使用用半導體基板或SOI基板形成的晶體管，MOS晶體管，結(jié)型晶體管，雙極晶體管等。因此，可以形成具有很少變化的晶體管，具有高電流供應能力的晶體管和具有小尺寸的晶體管，由此可以利用這種晶體管形成低電耗的電路。此外，可以使用包括諸如aiO、a-h(}aaiO、SiGe或GaAs的化合物半導體的晶體管或通過減薄這種化合物半導體獲得的薄膜晶體管。因此，這種晶體管能夠在低溫下形成，能夠在室溫下形成，且能夠直接在諸如塑料基板或膜基板的低耐熱基板上形成。還可以使用通過噴墨方法或印刷方法形成的晶體管等。因此，這種晶體管能夠在室溫下形成，可以在低真空下形成，或可以利用大基板形成。此外，因為可以不用掩模(中間掩模)形成這種晶體管，因此可以容易地改變晶體管的布局。此外，可以使用包括有機半導體或碳納米管的晶體管或者其他晶體管。因此， 可以使用能夠被彎折的基板形成晶體管。注意，非單晶半導體膜可以包括氫或鹵素。此外， 可以使用各種基板形成晶體管。基板的類型不限于某一種。因此，例如，可以將單晶基板、SOI基板、玻璃基板、石英基板、塑料基板、紙基板、玻璃紙基板、石基板、不銹鋼基板、包括不銹鋼箔的基板等用作基板。此外，可以使用一塊基板形成晶體管，然后可以將晶體管轉(zhuǎn)移到另一基板上。通過使用前述基板，可以形成具有優(yōu)異特性的晶體管或具有低能耗的晶體管， 或者可以形成具有耐用性或高耐熱性的裝置。晶體管的結(jié)構(gòu)可以是多種模式，而不限于某一結(jié)構(gòu)。例如，可以使用具有兩個或更多柵電極的多柵極結(jié)構(gòu)。當使用多柵極結(jié)構(gòu)時，提供了一種多個晶體管串聯(lián)在一起的結(jié)構(gòu)， 因為提供了一種溝道區(qū)域串聯(lián)在一起的結(jié)構(gòu)。通過使用多柵極結(jié)構(gòu)，可以減小截止電流；可以提高晶體管的耐壓以提高可靠性；或者即使在當晶體管工作在飽和區(qū)漏極-源極電壓波動時，漏極-源極電流也不波動，從而能夠獲得平坦的特性。此外，可以使用柵電極形成于溝道上方和下方的結(jié)構(gòu)。通過使用柵電極形成于溝道上方和下方的結(jié)構(gòu)，擴大了溝道區(qū)，增加了從其流過的電流的量，或者可以容易地形成耗盡層以降低S值。當在溝道上方和下方形成柵電極時，提供了一種多個晶體并聯(lián)的結(jié)構(gòu)。此外，可以使用柵電極形成于溝道上方的結(jié)構(gòu)，柵電極形成于溝道下方的結(jié)構(gòu)，交錯結(jié)構(gòu)或反交錯結(jié)構(gòu)；或者可以將溝道區(qū)分成多個區(qū)域，且被分割的區(qū)域可以并聯(lián)或串聯(lián)。源電極或漏電極可以與溝道重疊(或其一部分)。 通過使用源電極或漏電極與溝道(或其一部分)重疊的結(jié)構(gòu)，可以防止如下情形，其中，在溝道的一部分中積累了電荷，這將導致不穩(wěn)定的工作。此外，可以提供LDD區(qū)域。通過提供LDD結(jié)構(gòu)，可以減小截止電流；可以提高晶體管的耐壓以提高可靠性；或者即使在當晶體管工作在飽和區(qū)漏極-源極電壓波動時，漏極-源極電流也不波動，從而能夠獲得平坦的特性。注意，可以將各種晶體管用于本發(fā)明中的晶體管，可以利用各種基板形成晶體管。 因此，可以利用玻璃基板、塑料基板、單晶基板、SOI基板或任何其他基板形成所有電路。當利用同一基板形成所有電路時，可以減少零部件的數(shù)量以削減成本，或者可以減少電路元件之間的連接數(shù)量以提高可靠性?；蛘?，可以使用一塊基板形成電路的一部分而使用另一塊基板形成電路的另一部分。亦即，不要求使用同一基板形成所有電路。例如，可以用玻璃基板與晶體管一起形成電路的一部分，可以使用單晶基板形成電路的另一部分，從而可以通過COG(玻璃上芯片)將IC芯片連接至玻璃基板。或者，可以通過TAB(帶式自動接合) 或印制電路板將IC芯片連接至玻璃基板。當通過這種方式用同一基板形成電路的一部分時，可以減少零部件的數(shù)量以削減成本，或者可以減少電路元件之間的連接數(shù)量以提高可靠性。此外，通過在另一基板上形成消耗大功率的具有驅(qū)動電壓的部分或具有高驅(qū)動頻率的部分，可以防止功耗的增加。還要注意，在本發(fā)明中一個像素對應于能夠控制其亮度的一個元件。因此，例如， 一個像素對應于一種基本顏色且以一種色彩元件表達亮度。因此，對于具有R(紅色)、G (綠色)和B(藍色)基本顏色的彩色顯示裝置而言，由R像素、G像素和B像素三種像素形成圖像的最小單元。注意，基本顏色不限于三中顏色，可以使用超過三種顏色的基本顏色，或者可以增加除RGB之外的顏色。例如，可以通過增加白色使用RGBW(W表示白色)。此外， 可以使用RGB加黃色、青色、品紅、翡翠綠、朱紅色等中的一種或多種顏色。此外，可以增加類似于R、G和B中至少一種的顏色。例如，可以使用R、G、B1和B2。雖然Bl和B2都是藍色，它們具有稍有不同的頻率。通過使用這樣的基本顏色，可以進行更接近真實物體的顯示或者可以降低功耗?；蛘?，作為另一個例子，在利用多個區(qū)域控制一個基本顏色的亮度的情況下，一個區(qū)域?qū)谝粋€像素。因此，例如，對于進行面積灰階顯示的情況而言，在每個基本顏色中提供控制亮度的多個區(qū)域，用整個區(qū)域表達灰階。在這種情況下，控制亮度的一個區(qū)域?qū)谝粋€像素。于是，在這種情況下，一個基本顏色包括多個像素。此外，在這種情況下，根據(jù)像素，對顯示有貢獻的區(qū)域可以具有不同的區(qū)域尺度。此外，在控制每個基本顏色中的亮度的多個區(qū)域中，也就是說，在形成一個基本顏色的多個像素中，提供給多個像素的信號可以稍有變化，從而可以拓寬視角。注意，描述“(用于三種顏色的)一個像素”對應于將R、G和B三個像素看作一個像素的情形。同時，描述“(用于一種顏色的)一個像素” 對應于多個像素被提供于每個基本顏色中且被總地看作一個像素的情形。還要注意，在本發(fā)明中，可以以矩陣形式提供(布置)像素。這里，以矩陣形式提供(布置)像素的描述包括在縱向或橫向中，沿直線布置像素的情形以及沿鋸齒形線布置像素的情形。因此，在利用三種基本顏色(例如RGB)進行全彩色顯示的情況下，其中包括以下情形像素設(shè)置成條形的情形，以及以所謂δ圖案設(shè)置三種基本顏色的點的情形。此外，其中還包括這樣的情形以Bayer布置提供三種基本顏色的點。注意，基本顏色不限于三種顏色，可以使用超過三種顏色的基本顏色。給出了 RGBW (W表示白色)、RGB加黃色、青色、品紅等中的一種或多種，等等作為例子。此外，顯示區(qū)的尺寸可以在基本顏色的相應點之間有所不同。于是，可以降低功率消耗，或者可以延長發(fā)光元件的壽命。注意，晶體管為至少具有柵極、漏極和源極三個端子的元件。晶體管在漏極區(qū)和源極區(qū)之間具有溝道區(qū)，電流可以流過漏極區(qū)、溝道區(qū)和源極區(qū)。這里，由于根據(jù)晶體管的結(jié)構(gòu)、運行條件等晶體管的源極和漏極可以變化，因此難以定義哪個是源極或漏極。因此，在本發(fā)明中，起到源極和漏極功能的區(qū)域可以不被稱為源極或漏極。在這種情況下，例如，可以將源極和漏極之一稱為第一端子，可以將其另一個稱為第二端子。還要注意，晶體管可以是至少具有基極、發(fā)射極和集電極三個端子的元件。同樣， 在這種情況下，可以類似地將發(fā)射極和集電極之一稱為第一端子，而將另一個端子稱為第二端子。柵極表示柵電極和柵極線路(也稱為柵極線、柵極信號線等)的全部或一部分。 柵電極表示與形成溝道區(qū)、LDD(輕摻雜漏極)區(qū)等重疊的導電膜，其間插置有柵極絕緣膜。 柵極線路表示將每一個像素的柵電極彼此連接的線路，或者用于將柵電極連接到另一線路的線路。不過，有一部分起到柵電極和柵極線路的作用?？梢詫⑦@種區(qū)域稱為柵電極或柵極線路。亦即，有的區(qū)域中不能清楚區(qū)分柵電極和柵極線路。例如，在溝道區(qū)與延伸的柵極線路重疊的情況下，重疊區(qū)域起到柵極線路和柵電極二者的作用。因此，可以將這種區(qū)域稱為柵電極或柵極線路。此外，也可以將與柵電極由相同材料形成且連接至柵電極的區(qū)域稱為柵電極。類似地，也可以將與柵極線路由相同材料形成且連接至柵極線路的區(qū)域稱為柵極線路。從嚴格意義上講，這種區(qū)域不與溝道區(qū)重疊，或者在有些情形下不具有將柵電極連接到另一柵電極的功能。不過，由于制造條件等原因，有的區(qū)域與柵電極或柵極線路由相同的材料形成且連接至柵電極或柵極線路。因此，也可以將這種區(qū)域稱為柵電極或柵極線路。在多柵極晶體管中，例如，常常利用與柵電極由相同材料形成的導電薄膜將一個晶體管的柵電極連接至另一晶體管的柵電極。由于這種區(qū)域是將柵電極連接到另一柵電極的區(qū)域，可以將其稱為柵極線路，也可以將其稱為柵電極，因為可以將多柵極晶體管視為一個晶體管。亦即，可以將與柵電極或柵極線路由相同材料形成且由連接于其上的區(qū)域稱為柵電極或柵極線路。此外，例如，也可以將連接柵電極和柵極線路的導電膜稱為柵電極或柵極線路。注意，柵極端子表示柵電極區(qū)域的一部分或電連接到柵電極的區(qū)域的一部分。還要注意，源極表示源極區(qū)、源電極和源極線路(也稱為源極線、源極信號線等) 的全部或一部分。源極區(qū)表示含有大量P型雜質(zhì)(例如硼或鎵)或N型雜質(zhì)(例如磷或砷)的半導體區(qū)域。因此，含有少量P型雜質(zhì)或N型雜質(zhì)的區(qū)域，即LDD (輕摻雜漏極)區(qū)域不包括在源極區(qū)中。源電極是與由與源極區(qū)不同的材料形成且電連接到源極區(qū)的導電層的一部分。不過，有將源電極和源極區(qū)總稱為源電極的情形。源極線路是將每一個像素的源電極彼此連接的線路，或者用于將源電極連接到另一線路的線路。不過，有的部分起到源電極和源極線路二者的功能?？梢詫⑦@種區(qū)域稱為源電極或源極線路。亦即，有的區(qū)域中不能清楚區(qū)分源電極和源極線路。例如，在源極區(qū)與延伸的源極線路重疊的情形下，重疊區(qū)域起到源極線路和源電極二者的作用。因此，可以將這種區(qū)域稱為源電極或源極線路。此外，也可以將與源電極由相同材料形成且連接至源電極的區(qū)域，或者用于將源電極連接到另一源電極的部分稱為源電極。也可以將與源極區(qū)重疊的部分稱為源電極。類似地，可以將由與源極線路相同的材料形成且連接至源極線路的區(qū)域稱為去源極線路。從嚴格意義上講，這種區(qū)域可以不具有將源電極連接到另一源電極的功能。不過，由于制造條件等原因，有的區(qū)域與源電極或源極線路由相同的材料形成且連接至源電極或源極線路。 因此，也可以將這種區(qū)域稱為源電極或源極線路。此外，例如，可以將連接源電極和源極線路的導電膜的一部分稱為源電極或源極線路。注意，源極端子表示源極區(qū)的一部分、源電極的一部分或電連接到源電極的區(qū)域的一部分。還要注意，同樣的情形適用于漏極。在本發(fā)明中，半導體裝置表示具有包括半導體元件(例如晶體管或二極管)的電路的裝置。半導體裝置還可以包括能夠利用半導體特性工作的所有裝置。此外，顯示裝置表示具有顯示元件(例如液晶元件或發(fā)光元件)的裝置。注意，顯示裝置還可以表示顯示屏自身，其中，在與用于驅(qū)動像素的外圍驅(qū)動電路相同的基板上形成包括諸如液晶元件或電致發(fā)光元件的顯示元件的多個像素。此外，顯示裝置還可以包括通過焊接或凸塊焊接，即玻璃上芯片(COG)在基板上提供的外圍驅(qū)動電路。此外，顯示裝置還可以包括貼附于顯示屏板的柔性印制電路(FPC)或印刷線路板(PWB)(例如IC、電阻器、 電容器、電感器或晶體管)。顯示裝置還可以包括諸如偏振板或延遲板的光學片。此外，顯示裝置可以包括背光單元(導光板，棱鏡片，漫射片，反射片或光源(例如LED或冷陰極管))。此外，發(fā)光裝置表示具有自照明顯示元件，具體而言例如電致發(fā)光元件或用于FED 的元件的顯示裝置。液晶顯示裝置表示具有液晶元件的顯示裝置。在本發(fā)明中，描述對象“形成于”另一對象“上”或“上方”不一定意味著該對象直接接觸另一對象。這種描述包括兩個對象相互不直接接觸的情形，即另一對象插入其間的情形。因此，例如，當描述層B形成于層A上(上方)時，其包括層B與層A直接接觸地形成的情形以及另一層(例如層C或?qū)覦)與層A直接接觸地形成且層B與層C或D直接接觸地形成的情形兩種情形。類似地，當描述對象形成于另一對象上方時，未必表示該對象與另一對象直接接觸，可以在其間插入另一對象。因此，例如，當描述層B形成于層A上方時， 其包括層B與層A直接接觸地形成的情形以及另一層(例如層C或?qū)覦)與層A直接接觸地形成且層B與層C或D直接接觸地形成的情形兩種情形。類似地，當描述對象形成于另一對象下方或之下時，包括對象相互直接接觸的情形以及對象不相互直接接觸的情形兩種情形。利用本發(fā)明，可以提供均使用抑制晶體管特性劣化的驅(qū)動方法的觸發(fā)電路和移位寄存器、均具有這種移位寄存器的半導體裝置和顯示裝置以及具有顯示裝置的電子裝置。例如，在將本發(fā)明應用于移位寄存器的情況下，因為在未選擇期間向輸出端子提供電源電勢的晶體管并不總是導通的，所以可以抑制晶體管的特性劣化(例如閾值電壓漂移)。因此，能夠抑制由于特性劣化造成的移位寄存器的故障。此外，利用本發(fā)明，可以提供均具有電路尺寸較小的控制電路的觸發(fā)電路和移位寄存器、均具有這種移位寄存器的半導體裝置和顯示裝置以及具有顯示裝置的電子裝置。


在附圖中
圖IA和IB示出了實施模式1
圖2A和2B示出了實施模式1
圖3A和:3B示出了實施模式1
圖4A和4B示出了實施模式1
圖5A和5B示出了實施模式2
圖6A和6B示出了實施模式2
圖7A和7B示出了實施模式2
圖8A和8B示出了實施模式2
圖9A和9B示出了實施模式3
圖IOA和IOB示出了實施模式3
圖IlA和IlB示出了實施模式3
圖12A和12B示出了實施模式3
圖13A和13B示出了實施模式1
圖14A和14B示出了實施模式1
圖15A和15B示出了實施模式1
圖16A和16B示出了實施模式1
圖17A和17B示出了實施模式2
圖18A和18B示出了實施模式2
圖19A 禾P19B示出了實施模式2
圖20A和20B示出了實施模式2
圖21A和21B示出了實施模式3
圖22A和22B示出了實施模式3 ；圖23A和2!3B示出了實施模式3 ；
圖24A和24B示出了實施模式3 ；圖25A和25B示出了實施模式4 ；圖26A和26B示出了實施模式4 ；圖27示出了實施模式5;圖觀示出了實施模式5;圖四示出了實施模式5;圖30示出了實施模式5;圖31示出了實施模式5;圖32示出了實施模式5;圖33示出了實施模式5;圖34示出了實施模式5;圖35示出了實施模式5;圖36示出了實施模式6;圖37示出了實施模式6;圖38示出了實施模式6;圖39示出了實施模式6;圖40示出了實施模式6;圖4IA和4IB示出了實施模式23 ；圖42示出了實施模式23 ；圖43A和4!3B示出了實施模式23 ；圖44示出了實施模式5;圖45示出了實施模式5;圖46示出了實施模式5;圖47示出了實施模式5;圖48示出了實施模式6;圖49示出了實施模式6;圖50示出了實施模式6;圖51示出了實施模式6;圖52示出了實施模式6;圖53示出了實施模式23 ；圖M示出了實施模式23;圖55示出了實施模式23 ；圖56示出了實施模式7;圖57示出了實施模式7;圖58示出了實施模式7;圖59示出了實施模式7;圖60示出了實施模式8;
圖61示出了實施模式8;圖62示出了實施模式9;圖63示出了實施模式9;圖64示出了實施模式9;圖65示出了實施模式10 ；圖66示出了實施模式10 ；圖67A和67B示出了實施模式15 ；圖68示出了實施模式16 ；圖69A和69B示出了實施模式17 ；圖70A到70C示出了實施模式18;圖71A和71B示出了實施模式19 ；圖72A到72C示出了實施模式20 ；圖73示出了實施模式21 ；圖74A到74D示出了實施模式22 ；圖75A和75B示出了實施模式11 ；圖76A和76B示出了實施模式12 ；圖77A到77C示出了實施模式13;以及圖78A和78B示出了實施模式14。
具體實施例方式在下文中，將參考附圖通過實施模式描述本發(fā)明。不過，可以通過各種不同方式實施本發(fā)明，本領(lǐng)域的技術(shù)人員將容易理解各種變化和修改都是可能的。除非這種變化和修改背離了本發(fā)明的精神和范圍，應當將它們視為包含在其中。因此，不應將本發(fā)明視為限于實施模式的描述。(實施模式1)在本實施模式中，參考圖IA描述本發(fā)明的基本原理。圖IA示出了基于本發(fā)明的基本原理的基本電路。圖IA中的基本電路包括晶體管 101、晶體管102、晶體管103和晶體管104。描述圖IA中的基本電路的連接關(guān)系。晶體管101的柵極連接到線路105，晶體管 101的第一端子連接到線路105，且晶體管101的第二端子連接到晶體管104的柵極。晶體管102的柵極連接到線路107，晶體管102的第一端子連接到線路106且晶體管102的第二端子連接到晶體管104的柵極。晶體管103的柵極連接到線路108，晶體管103的第一端子連接到線路106，且晶體管103的第二端子連接到晶體管104的柵極。晶體管104的第一端子連接到線路106，且晶體管104的第二端子連接到線路109。注意，晶體管101的第二端子、晶體管102的第二端子、晶體管103的第二端子和晶體管104的柵極的節(jié)點由Nll表示。此外，晶體管101到104的每個都是N溝道晶體管。因此，由于可以僅使用N溝道晶體管形成圖IA中的基本電路，可以將非晶硅用于圖IA中的基本電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本并可以提高成頻率。此外，還可以形成諸如大型顯示屏板的半導體裝置。此外，在將多晶硅或單晶硅用于圖IA中的基本電路的半導體層時，還可以簡化制造工藝。此外，將電源電勢VDD供應給線路105并將電源電勢VSS供應給線路106。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號或類似信號供應給線路105和線路106的每個，或者可以向其供應另一個電源電勢。此外，將信號供應給線路107和108的每個。注意，供應給線路107和線路108每者的信號為二元信號。當數(shù)字信號為H電平信號時，其可以具有與電源電勢VDD(在下文中也稱為電勢VDD或H電平)相同的電勢，當數(shù)字信號為L電平信號時，其具有與電源電勢 VSS (在下文中也稱為電勢VSS或L電平)相同的電勢。注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢供應給線路107和線路108的每個?；蛘?，可以將模擬信號供應給線路107和線路108的每個。接著，參考圖IB描述圖IA中所示的基本電路的運行。圖IB為圖IA所示的基本電路的時間圖的例子。圖IB中的時間圖示出了線路107 的電勢、線路108的電勢、節(jié)點Nll的電勢、線路109的電勢和晶體管104的導通/截止。通過將整個時段分成時段Tl到T4來描述圖IB中的時間圖。此外，圖2A到分別示出了在時段Tl到T4中圖IA中的基本電路的運行。首先，參考圖2A描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路 107并將L電平信號提供給線路108。因此，晶體管102截至且晶體管103截止。此外，由于晶體管101是以二極管方式連接的，節(jié)點Nll的電勢開始上升。節(jié)點 Nll的電勢一直上升到晶體管101截止。當節(jié)點Nll的電勢變成從電源電勢VDD減去閾值電壓VthlOl獲得的值(VDD-VthlOl)時，晶體管101截止。因此，節(jié)點Nll的電勢變成 VDD-VthlOl。因此，晶體管104導通且線路109的電勢變成等于電源電勢VSS。接著，參考圖2B描述時段T2中的運行。在時段T2中，將H電平信號提供給線路 107并將L電平信號提供給線路108。因此，晶體管102導通且晶體管103截止。此外，節(jié)點Nll的電勢的由晶體管101和晶體管102的工作點決定。注意，當把晶體管102的比值(W/L) (W表示溝道區(qū)的溝道寬度而L表示溝道區(qū)的溝道長度)設(shè)置為充分高于晶體管101的比值(W/L)時，節(jié)點Nll的電勢變得稍高于電源電勢VSS。因此，晶體管104截止而線路109變成浮置狀態(tài)。線路109的電勢保持等于電源電勢VSS，因為線路109在時段Tl中保持在該電勢。接著，參考圖3A描述時段T3中的運行。在時段T3中，將L電平信號提供給線路 107并將H電平信號提供給線路108。因此，晶體管102截止且晶體管103導通。此外，節(jié)點Nll的電勢的由晶體管101和晶體管103的工作點決定。注意，當把晶體管103的比值(W/L)設(shè)置為充分高于晶體管101的比值(W/L)時，節(jié)點Nll的電勢變成稍高于電源電勢VSS。因此，晶體管104截止而線路109變成浮置狀態(tài)。線路109的電勢保持等于電源電勢VSS，因為線路109在時段Tl和T2中保持在該電勢。接著，參考圖:3B描述時段T4中的運行。在時段T4中，將H電平信號提供給線路 107并將H電平信號提供給線路108。因此，晶體管102導通且晶體管104導通。
此外，由于節(jié)點Nll的電勢由晶體管101、晶體管102和晶體管103的工作點決定， 因此節(jié)點Nll的電勢變成稍高于電源電勢VSS。因此，晶體管104截止而線路109變成浮置狀態(tài)。線路109的電勢保持等于電源電勢VSS，因為線路109在時段Tl到T3中保持在該電勢。通過上述運行，圖IA中的基本電路在時段Tl中將電源電勢VSS提供給線路109， 使得線路109的電勢變成等于電源電勢VSS。在時段T2到T4，圖IA中的基本電路使線路 109進入浮置狀態(tài)，使得線路109的電勢保持等于電源電勢VSS。此外，圖IA中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖IA中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖IA中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖IA中的基本電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述晶體管101到104的功能。晶體管101具有二極管的功能，其中第一端子和柵極對應于輸入端子而第二端子對應于輸出端子。晶體管102具有開關(guān)的功能，根據(jù)線路107的電勢選擇是否連接線路106和節(jié)點mi。晶體管103具有開關(guān)的功能，根據(jù)線路 108的電勢選擇是否連接線路106和節(jié)點mi。晶體管104具有開關(guān)的功能，根據(jù)節(jié)點Nll 的電勢選擇是否連接線路106和線路109。注意，晶體管101可以是任何元件，只要其具有電阻成分。例如，如圖4A所示，可以用電阻器401代替晶體管101。利用電阻器401，可以將節(jié)點Nll的電勢設(shè)置成在時段Tl 中等于電源電勢VDD。此外，在圖4B中示出了圖4A中的時間圖。接著，參考圖13A描述圖IA中所示的基本電路由P溝道晶體管構(gòu)成的情形。圖13A示出了基于本發(fā)明的基本原理的基本電路。圖13A中的基本電路包括晶體管1301、晶體管1302、晶體管1303和晶體管1304。描述圖13A中的基本電路的連接關(guān)系。晶體管1301的柵極連接到線路1306，晶體管1301的第一端子連接到線路1306，晶體管1301的第二端子連接到晶體管1304的柵極。晶體管1302的柵極連接到線路1307，晶體管1302的第一端子連接到線路1305，晶體管 1302的第二端子連接到晶體管1304的柵極。晶體管1303的柵極連接到線路1308，晶體管 1303的第一端子連接到線路1305，晶體管1303的第二端子連接到晶體管1304的柵極。晶體管1304的第一端子連接到線路1305，晶體管1304的第二端子連接到線路1309。注意， 晶體管1301的第二端子、晶體管1302的第二端子、晶體管1303的第二端子和晶體管1304 的柵極的節(jié)點由W31表示。此外，晶體管1301到1304的每個都是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖13A中的基本電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖13A中的基本電路中，能夠簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，將電源電勢VDD提供給線路1305，且將電源電勢VSS提供給線路1306。此外，將信號提供給線路1307和線路1308的每一個。注意，提供給線路1307和線路1308的每一個的信號是二元數(shù)字信號。
接著，參考圖1 描述圖13A中所示的基本電路的運行。圖13B為圖13A所示的基本電路的時間圖的例子。圖13B中的時間圖示出了線路 1307的電勢、線路1308的電勢、節(jié)點附31的電勢、線路1309的電勢和晶體管1304的導通
/截止°通過將整個時段分成時段Tl到T4來描述圖13B中的時間圖。此外，圖14A到15B 分別示出了圖13A中的基本電路在時段Tl到T4中的運行。首先，參考圖14A描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路 1307并將H電平信號提供給線路1308。因此，晶體管1302截止且晶體管1303截止。此外，由于晶體管1301是以二極管的方式連接的，所以節(jié)點W31的電勢開始下降。節(jié)點m3i的電勢一直下降到晶體管1301截止為止。當節(jié)點W31的電勢變成電源電勢VSS和晶體管1301的閾電壓Vthl301的閾值電壓的絕對值之和(VSS+IVthl301I)時，晶體管1301截止。因此，節(jié)點附31的電勢變成VSS+IVthl301I。因此，晶體管1304導通且線路1309的電勢變成等于電源電勢VDD。接著，參考圖14B描述時段T2中的運行。在時段T2中，將L電平信號提供給線路 1307并將H電平信號提供給線路1308。因此，晶體管1302導通且晶體管1303截止。此外，節(jié)點附31的電勢由晶體管1301和晶體管1302的工作點決定。注意，當把晶體管1302的比值(W/L) (W表示溝道區(qū)的溝道寬度而L表示溝道區(qū)的溝道長度)設(shè)置為充分高于晶體管1301的比值(W/L)時，節(jié)點W31的電勢變得稍低于電源電勢VDD。因此，晶體管1304截止而線路1309變成浮置狀態(tài)。線路1309的電勢保持等于電源電勢VDD，因為線路1309在時段Tl中保持在該電勢。接著，參考圖15A描述時段T3中的運行。在時段T3中，將H電平信號提供給線路 1307并將L電平信號提供給線路1308。因此，晶體管1302截止且晶體管1303導通。此外，節(jié)點附31的電勢由晶體管1301和晶體管1303的工作點決定。注意，當把晶體管1303的比值(W/L)設(shè)置為充分高于晶體管1301的比值(W/L)時，節(jié)點附31的電勢變成稍低于電源電勢VDD。因此，晶體管1304截止而線路1309變成浮置狀態(tài)。線路1309的電勢保持等于電源電勢VDD，因為線路1309在時段Tl和T2中保持在該電勢。接著，參考圖15B描述時段T4中的運行。在時段T4中，將L電平信號提供給線路 1307并將L電平信號提供給線路1308。因此，晶體管1302導通且晶體管1304導通。此外，由于節(jié)點附31的電勢由晶體管1301、晶體管1302和晶體管1303的工作點決定，所以節(jié)點W31的電勢變成稍低于電源電勢VDD。因此，晶體管1304截止而線路1309變成浮置狀態(tài)。線路1309的電勢保持等于電源電勢VDD，因為線路1309在時段Tl到T3中保持在該電勢。通過上述運行，圖13A中的基本電路在時段Tl中將電源電勢VDD提供給線路 1309，使得線路1309的電勢變成等于電源電勢VDD。在時段T2到T4中，圖13A中的基本電路使線路1309進入浮置狀態(tài)，使得線路1309的電勢保持等于電源電勢VDD。此夕卜，圖13A中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖13A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖13A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。
注意，晶體管1301到1304具有類似于晶體管101到104的功能。注意，晶體管1301可以是任何元件，只要其具有電阻成分。例如，如圖16A所示， 可以用電阻器1601代替晶體管1301。利用電阻器1601，可以將節(jié)點W31的電勢設(shè)置成在時段Tl中等于電源電勢VSS。此外，圖16B中示出了圖16A中的時間圖。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式2)在本實施模式中，參考圖5A描述與實施模式1不同的本發(fā)明的基本原理。圖5A示出了基于本發(fā)明的基本原理的基本電路。圖5A中的基本電路包括晶體管 501、晶體管502、晶體管503、晶體管504、晶體管505、晶體管506和晶體管507。描述圖5A中的基本電路的連接關(guān)系。晶體管501的柵極連接到線路508，晶體管 501的第一端子連接到線路508，晶體管501的第二端子連接到晶體管504的柵極。晶體管 502的柵極連接到線路510，晶體管502的第一端子連接到線路509，晶體管502的第二端子連接到晶體管504的柵極。晶體管503的柵極連接到線路511，晶體管503的第一端子連接到線路509，晶體管503的第二端子連接到晶體管504的柵極。注意，晶體管501的第二端子、晶體管502的第二端子、晶體管503的第二端子和晶體管504的柵極的節(jié)點由N51 表示。晶體管504的第一端子連接到線路508，晶體管504的第二端子連接到晶體管507的柵極。晶體管505的柵極連接到線路510，晶體管505的第一端子連接到線路509，晶體管 505的第二端子連接到晶體管507的柵極。晶體管506的柵極連接到線路511，晶體管506 的第一端子連接到線路509，晶體管506的第二端子連接到晶體管507的柵極。晶體管507 的第一端子連接到線路509，晶體管507的第二端子連接到線路512。注意，晶體管504的第二端子、晶體管505的第二端子、晶體管506的第二端子和晶體管507的柵極的節(jié)點由N52 表不。此外，晶體管501到507的每個都是N溝道晶體管。因此，由于圖5A中的基本電路可以僅僅使用N溝道晶體管形成，可以將非晶硅用于圖5A中的基本電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當把多晶硅或單晶硅用于圖5A中的基本電路的半導體層時，還可以簡化制造工藝。此外，將電源電勢VDD提供給線路508，將電源電勢VSS提供給線路509。注意，電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路508和線路509的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路510和線路511的每個。注意，提供給線路510和線路 511的每一個的信號是二元數(shù)字信號。當數(shù)字信號為H電平信號時，其可以具有與電源電勢VDD (在下文中也稱為電勢VDD或H電平)相同的電勢，當數(shù)字信號為L電平信號時，其具有與電源電勢VSS(在下文中也稱為電勢VSS或L電平)相同的電勢。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路510和線路511的每一個?；蛘?， 可以將模擬信號提供給線路510和線路511的每個。接著，參考圖5B描述圖5A中所示的基本電路的運行。圖5B為圖5A所示的基本電路的時間圖的例子。圖5B中的時間圖示出了線路510的電勢、線路511的電勢、節(jié)點N51的電勢、節(jié)點N52的電勢、線路512的電勢以及晶體管 507的導通/截止。通過將整個時段分成時段Tl到T4來描述圖5B中的時間圖。此外，圖6A到7B分別示出了圖5A中的基本電路在時段Tl到T4中的運行。首先，參考圖6A描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路 510，晶體管502和505截止。此外，將L電平信號提供給線路511，晶體管503和506截止。此外，由于晶體管501是以二極管方式連接的，節(jié)點N51的電勢開始上升。當節(jié)點 N51的電勢變成電源電勢VDD減去晶體管501的閾值電壓Vth501所得的值(vdd-Vth501) 時，晶體管501截止。因此，節(jié)點N51變成浮置狀態(tài)。此時，晶體管504導通且節(jié)點N52的電勢也升高。因此，由于晶體管504的柵極(節(jié)點N51)和第二端子(節(jié)點N52)之間的寄生電容，處于浮置狀態(tài)中的節(jié)點N51的電勢與節(jié)點 N52的電勢同時升高。節(jié)點N51的電勢一直升高到節(jié)點N52的電勢終止升高為止，節(jié)點N51 的電勢變成等于或高于電源電勢VDD和晶體管504的閾值電壓Vth504之和(VDD+Vth504)。 亦即，節(jié)點N51的電勢一直升高到節(jié)點N52的電勢變成等于電源電勢VDD為止。可以通過執(zhí)行所謂的引導操作將節(jié)點N52的電勢設(shè)置為等于電源電勢VDD。因此，晶體管507導通且線路509的電勢變成等于電源電勢VSS。這里，通過將節(jié)點N52的電勢設(shè)置為等于電源電勢VDD，可以提高晶體管507的柵極和源極之間的電勢差。 因此，能夠容易地導通晶體管507，且能夠在寬范圍的工作條件下操作基本電路。接著，參考圖6B描述時段T2中的運行。在時段T2中，將H電平信號提供給線路 510，晶體管502和505導通。此外，將L電平信號提供給線路511，晶體管503和506截止。此外，節(jié)點N51的電勢由晶體管501和晶體管502的工作點決定。注意，當把晶體管502的比值(W/L)設(shè)置為充分高于晶體管501的比值(W/L)時，節(jié)點N51的電勢變成稍高于電源電勢VSS。因此，由于晶體管504截止而晶體管505導通，節(jié)點N52的電勢變成等于電源電勢 VSS0因此，晶體管507截止而線路512變成浮置狀態(tài)。線路512的電勢保持等于電源電勢 VSS,因為線路512在時段Tl中保持在該電勢。接著，參考圖7A描述時段T3中的運行。在時段T3中，將L電平信號提供給線路 510，晶體管502和505截止。此外，將H電平信號提供給線路511，晶體管503和506導通。此外，節(jié)點N51的電勢由晶體管501和晶體管503的工作點決定。注意，當把晶體管503的比值(W/L)設(shè)置為充分高于晶體管501的比值(W/L)時，節(jié)點N51的電勢變成稍高于電源電勢VSS。因此，由于晶體管504截止而晶體管506導通，節(jié)點N52的電勢變成等于電源電勢 VSS0因此，晶體管507截止而線路512變成浮置狀態(tài)。線路512的電勢保持等于電源電勢 VSS,因為線路512在時段Tl和T2中保持在該電勢。接著，參考圖7B描述時段T4中的運行。在時段T4中，將H電平信號提供給線路 510，晶體管502和505導通。此外，將H電平信號提供給線路511，晶體管503和506導通。此外，由于節(jié)點N51的電勢由晶體管501、晶體管502和晶體管503的工作點決定， 所以節(jié)點N51的電勢變成稍高于電源電勢VSS。因此，由于晶體管504截止而晶體管505和506導通，節(jié)點N52的電勢變成等于電源電勢VSS。因此，晶體管507截止而線路512變成浮置狀態(tài)。線路512的電勢保持等于電源電勢VSS，因為線路512在時段Tl到T3中保持在該電勢。通過上述運行，圖5A中的基本電路在時段Tl中將電源電勢VSS提供給線路512， 使得線路512的電勢變成等于電源電勢VSS。在時段T2到T4，圖5A中的基本電路使線路 512進入浮置狀態(tài)，使得線路512的電勢保持等于電源電勢VSS。注意，可以將圖5A中的基本電路的節(jié)點N52的電勢設(shè)置為在時段Tl中等于電源電勢VDD。因此，可以在寬范圍的工作條件下操作圖5A中的基本電路。此外，圖5A中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖5A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖5A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖5A中的基本電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述了晶體管501到507的功能。晶體管501具有二極管的功能，其中第一端子和柵極對應于輸入端子而第二端子對應于輸出端子。晶體管502具有開關(guān)的功能，根據(jù)線路510的電勢選擇是否連接線路509和節(jié)點N51。晶體管503具有開關(guān)的功能，根據(jù)線路511的電勢選擇是否連接線路509和節(jié)點N51。晶體管504具有開關(guān)的功能，根據(jù)節(jié)點 N51的電勢選擇是否連接線路508和節(jié)點N52。晶體管505具有開關(guān)的功能，根據(jù)線路510 的電勢選擇是否連接線路509和節(jié)點N52。晶體管506具有開關(guān)的功能，根據(jù)線路511的電勢選擇是否連接線路509和節(jié)點N52。晶體管507具有開關(guān)的功能，根據(jù)節(jié)點N52的電勢選擇是否連接線路509和線路512。注意，由晶體管501到506構(gòu)成了兩輸入或非電路，其中線路510和511對應于輸入端子，節(jié)點N52對應于輸出端子。注意，如圖8A所示，可以在晶體管504的柵極(節(jié)點N51)和第二端子(節(jié)點N52) 之間提供電容器801。這是因為節(jié)點N51的電勢和節(jié)點N52的電勢被引導操作提高，使得基本電路能夠容易地通過校驗電容器801執(zhí)行引導操作。還要注意，如圖8B所示，不必提供晶體管503。這是因為當把H電平信號提供給線路510時，只需要降低節(jié)點N52的電勢以使晶體管507截止。接著，參考圖17A描述圖5A中所示的基本電路由P溝道晶體管構(gòu)成的情形。圖17A示出了基于本發(fā)明的基本原理的基本電路。圖17A中的基本電路包括晶體管1701、晶體管1702、晶體管1703、晶體管1704、晶體管1705、晶體管1706和晶體管1707。描述圖17A中的基本電路的連接關(guān)系。晶體管1701的柵極連接到線路1709，晶體管1701的第一端子連接到線路1709，晶體管1701的第二端子連接到晶體管1704的柵極。晶體管1702的柵極連接到線路1710，晶體管1702的第一端子連接到線路1708，晶體管1702的第二端子連接到晶體管1704的柵極。晶體管1703的柵極連接到線路1711，晶體管1703的第一端子連接到線路1708，晶體管1703的第二端子連接到晶體管1704的柵極。 注意，晶體管1701的第二端子、晶體管1702的第二端子、晶體管1703的第二端子和晶體管 1704的柵極的節(jié)點由附71表示。晶體管1704的第一端子連接到線路1709，晶體管1704 的第二端子連接到晶體管1707的柵極。晶體管1705的柵極連接到線路1710，晶體管1705的第一端子連接到線路1708，晶體管1705的第二端子連接到晶體管1707的柵極。晶體管 1706的柵極連接到線路1711，晶體管1706的第一端子連接到線路1708，晶體管1706的第二端子連接到晶體管1707的柵極。晶體管1707的第一端子連接到線路1708，晶體管1707 的第二端子連接到線路1712。注意，晶體管1704的第二端子、晶體管1705的第二端子、晶體管1706的第二端子和晶體管1707的柵極的節(jié)點由W72表示。此外，晶體管1701到1707的每個都是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖17A中的基本電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖17A中的基本電路中，能夠簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，將電源電勢VDD提供給線路1708，將電源電勢VSS提供給線路1709。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路1708 和線路1709的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路1710和線路1711中的每個。注意，提供給線路1710和線路1711的每一個的信號是二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS 或另一電源電勢提供給線路1710和線路1711的每一個?；蛘?，可以將模擬信號提供給線路1710和線路1711的每個。接著，參考圖17B描述圖17A中所示的基本電路的運行。圖17B為圖17A所示的基本電路的時間圖的例子。圖17B中的時間圖示出了線路 1710的電勢、線路1711的電勢、節(jié)點m71的電勢、節(jié)點m72的電勢、線路1712的電勢和晶體管1707的導通/截止。通過將整個時段分成時段T 1到T4來描述圖17B中的時間圖。此夕卜，圖18A到 19B分別示出了圖17A中的基本電路在時段T 1到T4中的運行。首先，參考圖18A描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路 1710，晶體管1702和1705截止。此外，將H電平信號提供給線路1711，晶體管1703和1706截止。此外，由于晶體管1701是以二極管的方式連接的，所以節(jié)點W71的電勢開始下降。當節(jié)點W71的電勢變成電源電勢VSS和晶體管1701的閾值電壓Vthl701的絕對值之和(VSS+|Vthl70l|)時，晶體管1701截止。因此，節(jié)點附71變成浮置狀態(tài)。此時，晶體管1704導通，節(jié)點附72的電勢也降低。因此，由于晶體管1704的柵極 (節(jié)點N171)和第二端子(節(jié)點N172)之間的寄生電容，處于浮置狀態(tài)中的節(jié)點W71的電勢與節(jié)點W72的電勢同時降低。節(jié)點W71的電勢一直降低到節(jié)點W72的電勢降低終止為止，節(jié)點m71的電勢變成等于或低于電源電勢VSS減去晶體管1704的閾值電壓Vthl704 的絕對值所得的值(VSS-|Vthl704|)。亦即，節(jié)點m71的電勢一直降低到節(jié)點m72的電勢變成等于電源電勢VSS為止?？梢酝ㄟ^執(zhí)行所謂的引導操作將節(jié)點m72的電勢設(shè)置為等于電源電勢VSS。因此，晶體管1707導通且線路1712的電勢變成等于電源電勢VSS。這里，通過將節(jié)點m72的電勢設(shè)置為等于電源電勢VSS，可以提高晶體管1707的柵極和源極之間的電勢差。因此，能夠容易地導通晶體管1707，且能夠在寬范圍的工作條件下操作基本電路。接著，參考圖18B描述時段T2中的運行。在時段T2中，將L電平信號提供給線路1710，晶體管1702和1705導通。此外，將H電平信號提供給線路1711，晶體管1703和1706截止。此外，節(jié)點附71的電勢由晶體管1701和晶體管1702的工作點決定。注意，當把晶體管1702的比值(W/L)設(shè)置為充分高于晶體管1701的比值(W/L)時，節(jié)點附71的電勢變成稍低于電源電勢VDD。因此，由于晶體管1704截止而晶體管1705導通，節(jié)點附72的電勢變成等于電源電勢VDD。因此，晶體管1707截止而線路1712變成浮置狀態(tài)。線路1712的電勢保持等于電源電勢VDD，因為線路1712在時段Tl中保持在該電勢。接著，參考圖19A描述時段T3中的運行。在時段T3中，將H電平信號提供給線路 1710，晶體管1702和1705截止。此外，將L電平信號提供給線路1711，晶體管1703和1706導通。此外，節(jié)點附71的電勢由晶體管1701和晶體管1703的工作點決定。注意，當把晶體管1703的比值(W/L)設(shè)置為充分高于晶體管1701的比值(W/L)時，節(jié)點附71的電勢變成稍低于電源電勢VDD。因此，由于晶體管1704截止而晶體管1706導通，節(jié)點附72的電勢變成等于電源電勢VDD。因此，晶體管1707截止而線路1712變成浮置狀態(tài)。線路1712的電勢保持等于電源電勢VDD，因為線路1712在時段Tl和T2中保持在該電勢。接著，參考圖19B描述時段T4中的運行。在時段T4中，將L電平信號提供給線路 1710，晶體管1702和1705導通。此外，將L電平信號提供給線路1711，晶體管1703和1706導通。此外，由于節(jié)點附71的電勢由晶體管1701、晶體管1702和晶體管1703的工作點決定，節(jié)點W71的電勢變成稍低于電源電勢VDD。因此，由于晶體管1704截止而晶體管1705和1706導通，節(jié)點附72的電勢變成等于電源電勢VDD。因此，晶體管1707截止而線路1712變成浮置狀態(tài)。線路1712的電勢保持等于電源電勢VDD，因為線路1712在時段Tl到T3中保持在該電勢。通過上述運行，圖17A中的基本電路在時段Tl中將電源電勢VDD提供給線路 1712，使得線路1712的電勢變成等于電源電勢VDD。在時段T2到T4中，圖17A中的基本電路使線路1712進入浮置狀態(tài)，使得線路1712的電勢保持等于電源電勢VDD。注意，可以將圖17A中的基本電路的節(jié)點W72的電勢設(shè)置為在時段T 1中等于電源電勢VSS。因此，可以在寬范圍的工作條件下操作圖17A中的基本電路。此夕卜，圖17A中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖17A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖17A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。注意，晶體管1701到1707具有與晶體管501到507類似的功能。注意，由晶體管1701到1706構(gòu)成了兩輸入與非電路，其中線路1710和1711對應于輸入端子，節(jié)點W72對應于輸出端子。注意，如圖20A所示，可以在晶體管1704的柵極(節(jié)點N171)和第二端子(節(jié)點 N172)之間提供電容器2001。這是因為節(jié)點W71的電勢和節(jié)點W72的電勢被引導操作提高，使得基本電路能夠容易地通過校驗電容器2001執(zhí)行引導操作。
還要注意，如圖20B所示，不必一定提供晶體管1703。這是因為當將L電平信號提供給線路1710時，只需要提高節(jié)點m72的電勢以使晶體管1707截止。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式3)在本實施模式中，參考圖9A描述與實施模式1和2不同的本發(fā)明的基本原理。圖9A示出了基于本發(fā)明的基本原理的基本電路。圖9A中的基本電路包括晶體管 901、晶體管902、晶體管903和晶體管904。描述圖9A中的基本電路的連接關(guān)系。晶體管901的柵極連接到晶體管904的柵極，晶體管901的第一端子連接到線路906，晶體管901的第二端子連接到晶體管904的柵極。晶體管902的柵極連接到線路907，晶體管902的第一端子連接到線路905，晶體管902 的第二端子連接到晶體管904的柵極。晶體管903的柵極連接到線路908，晶體管903的第一端子連接到線路906，晶體管903的第二端子連接到晶體管904的柵極。晶體管904的第一端子連接到線路906，晶體管904的第二端子連接到線路909。注意，晶體管901的第二端子、晶體管901的柵極、晶體管902的第二端子、晶體管903的第二端子和晶體管904的柵極的節(jié)點由N91表示。此外，晶體管901到904的每個都是N溝道晶體管。因此，由于圖9A中的基本電路可以僅僅使用N溝道晶體管形成，可以將非晶硅用于圖9A中的基本電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當把多晶硅或單晶硅用于圖9A中的基本電路的半導體層時，還可以簡化制造工藝。 此外，將電源電勢VDD提供給線路905，將電源電勢VSS提供給線路906。注意，電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路905和線路906的每個，或者可以將另一電源電勢提供給它們。此外，可以將信號提供給線路907和線路908的每個。注意，提供給線路907和線路908的每一個的信號是二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路907和線路908的每一個。或者，可以將模擬信號提供給線路907 和線路908的每個。接著，參考圖9B描述圖9A中所示的基本電路的運行。圖9B為圖9A所示的基本電路的時間圖的例子。圖9B中的時間圖示出了線路907 的電勢、線路908的電勢、節(jié)點N91的電勢、線路909的電勢和晶體管904的導通/截止。通過將整個時段分成時段Tl到T4來描述圖9B中的時間圖。此外，圖IOA到IlB 分別示出了圖9A中的基本電路在時段Tl到T4中的運行。首先，參考圖IOA描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路 907，將L電平信號提供給線路908。因此，晶體管902截止，晶體管903截止。此外，由于晶體管901是以二極管的方式連接的，所以節(jié)點N91的電勢開始下降。 節(jié)點N91的電勢一直下降到晶體管901截止為止。當節(jié)點N91的電勢變成電源電勢VSS和晶體管901的閾值電壓Vth901的絕對值之和(VSS+|Vth90l|)時，晶體管901截止。因此， 節(jié)點N91的電勢變成VSS+|Vth90l|。
因此，晶體管904截止，且線路909的電勢保持等于電源電勢VSS，因為線路909在時段T2中保持在該電勢。注意，接著描述在時段T2中的操作。接著，參考圖IOB描述時段T2中的運行。在時段T2中，將H電平信號提供給線路 907并將L電平信號提供給線路908。因此，晶體管902導通，晶體管903截止。此外，節(jié)點N91的電勢由晶體管901和晶體管902的工作點決定。注意，當把晶體管902的比值(W/L)設(shè)置為充分高于晶體管901的比值(W/L)時，節(jié)點N91的電勢變成稍低于電源電勢VDD。因此，晶體管904導通且線路909的電勢變成等于電源電勢VSS。接著，參考圖IlA描述時段T3中的運行。在時段T3中，將L電平信號提供給線路 907并將H電平信號提供給線路908。因此，晶體管902截止，晶體管903導通。因此，節(jié)點N91的電勢變成等于電源電勢VSS，因為晶體管904截止了。因此，晶體管904截止而線路909變成浮置狀態(tài)。線路909的電勢保持等于電源電勢VSS，因為線路909在時段Tl和T2中保持在該電勢。接著，參考圖IlB描述時段T4中的運行。在時段T4中，將H電平信號提供給線路 907并將H電平信號提供給線路908。因此，晶體管902導通，晶體管904導通。此外，由于節(jié)點N91的電勢由晶體管901、晶體管902和晶體管903的工作點決定， 所以節(jié)點N91的電勢變成稍高于電源電勢VSS。因此，晶體管904截止而線路909變成浮置狀態(tài)。線路909的電勢保持等于電源電勢VSS，因為線路909在時段Tl到T3中保持在該電勢。通過上述運行，圖9A中的基本電路在時段T2中將電源電勢VSS提供給線路909， 使得線路909的電勢變成等于電源電勢VSS。在時段Tl、T3和T4中，圖9A中的基本電路使線路909進入浮置狀態(tài)，使得線路909的電勢保持等于電源電勢VSS。此外，圖9A中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖9A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖9A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖9A中的基本電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述晶體管901到904的功能。晶體管901具有二極管的功能，其中第二端子和柵極對應于輸入端子，第一端子對應于輸出端子。晶體管902具有開關(guān)的功能，其根據(jù)線路907的電勢選擇是否連接線路905和節(jié)點N91。晶體管903具有開關(guān)的功能，其根據(jù)線路908的電勢選擇是否連接線路906和節(jié)點N91。晶體管904具有開關(guān)的功能，其根據(jù)節(jié)點 N91的電勢選擇是否連接線路906和線路909。注意，由晶體管901到904構(gòu)成了兩輸入邏輯電路，其中線路907和908對應于輸入端子，節(jié)點N91對應于輸出端子。注意，晶體管901可以是任何元件，只要其具有電阻成分。例如，如圖12A所示，可以用電阻器1201取代晶體管901。此外，在圖12B中示出了圖12A中的時間圖。接著，參考圖21A描述圖9A中所示的基本電路由P溝道晶體管構(gòu)成的情形。圖21A示出了基于本發(fā)明的基本原理的基本電路。圖21中的基本電路包括晶體管2101、晶體管2102、晶體管2103和晶體管2104。描述圖21A中的基本電路的連接關(guān)系。晶體管2101的柵極連接到晶體管2104 的柵極，晶體管2101的第一端子連接到線路2105，晶體管2101的第二端子連接到晶體管 2104的柵極。晶體管2102的柵極連接到線路2107，晶體管2102的第一端子連接到線路 2106，晶體管2102的第二端子連接到晶體管2104的柵極。晶體管2103的柵極連接到線路2108，晶體管2103的第一端子連接到線路2105，晶體管2103的第二端子連接到晶體管 2104的柵極。晶體管2104的第一端子連接到線路2105，晶體管2104的第二端子連接到線路2109。注意，晶體管2101的柵極、晶體管2101的第二端子、晶體管2102的第二端子、晶體管2103的第二端子和晶體管2104的柵極的節(jié)點由N211表示。此外，晶體管2101到2104的每個都是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖21A中的基本電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖21A中的基本電路中，能夠簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，將電源電勢VDD提供給線路2105，將電源電勢VSS提供給線路2106。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路2105 和線路2106的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路2107和線路2108的每個。注意，提供給線路2107和線路2108的每一個的信號是二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路2107和線路2108的每一個?；蛘?，可以將模擬信號提供給線路 2107和線路2108的每個。接著，參考圖21B描述圖21A中所示的基本電路的運行。圖21B為圖21A所示的基本電路的時間圖的例子。圖21B中的時間圖示出了線路 2107的電勢、線路2108的電勢、節(jié)點N211的電勢、線路2109的電勢和晶體管2104的導通
/截止°通過將整個時段分成時段Tl到T4來描述圖21B中的時間圖。此外，圖22A到2!3B 分別示出了圖21A中的基本電路在時段Tl到T4中的運行。首先，參考圖22A描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路 2107，將H電平信號提供給線路2108。因此，晶體管2102截止且晶體管2103截止。此外，由于晶體管2101是以二極管方式連接的，節(jié)點N211的電勢開始上升。節(jié)點 N211的電勢一直上升到晶體管2101截止。當節(jié)點N211的電勢變成電源電勢VDD減去晶體管2101的閾值電壓Vth2101的絕對值所得的值(vdd-|Vth210l|)時，晶體管2101截止。 因此，節(jié)點N211的電勢變成VDD-|Vth210l|。因此，晶體管2104截止，線路2109的電勢保持稍低于電源電勢VDD，因為在時段 T2中線路2109保持在該電勢。注意，接著描述在時段T2中的操作。接著，參考圖22B描述時段T2中的運行。在時段T2中，將L電平信號提供給線路 2107并將H電平信號提供給線路2108。因此，晶體管2102導通且晶體管2103截止。此外，節(jié)點N211的電勢由晶體管2101和晶體管2102的工作點決定。注意，當把晶體管2102的比值(W/L)設(shè)置為充分高于晶體管2101的比值(W/L)時，節(jié)點N211的電勢變成稍高于電源電勢VSS。
因此，晶體管2104導通且線路2109的電勢變成等于電源電勢VDD。接著，參考圖23A描述時段T3中的運行。在時段T3中，將H電平信號提供給線路 2107并將L電平信號提供給線路2108。因此，晶體管2102截止且晶體管2103導通。因此，節(jié)點N211的電勢變成等于電源電勢VDD，因為晶體管2102是截止的。因此，晶體管2104截止，線路2109變成浮置狀態(tài)。線路2109的電勢保持等于電源電勢VSS，因為線路2109在時段Tl和T2中保持在該電勢。接著，參考圖2 描述時段T4中的運行。在時段T4中，將L電平信號提供給線路 2107，將L電平信號提供給線路2108。因此，晶體管2102導通且晶體管2104導通。此外，由于節(jié)點N211的電勢由晶體管2101、晶體管2102和晶體管2103的工作點決定，節(jié)點N211的電勢變成稍低于電源電勢VDD。因此，晶體管2104截止而線路2109變成浮置狀態(tài)。線路2109的電勢保持等于電源電勢VSS，因為線路2109在時段Tl到T3中保持在該電勢。通過上述操作，圖21A中的基本電路在時段T2中向線路2109提供電源電勢VDD， 使得線路2109的電勢變成等于電源電勢VDD。在時段Tl、T3和"Γ4中，圖21A中的基本電路使線路2109進入浮置狀態(tài)，使得線路2109的電勢保持等于電源電勢VDD。此外，圖21A中的基本電路不包括在所有時段Tl到T4中都導通的晶體管。亦即， 圖21A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖21A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。注意，晶體管2101到2104具有類似于晶體管901到904的功能。注意，由晶體管2101到2104構(gòu)成了兩輸入邏輯電路，其中線路2107和2108對應于輸入端子，節(jié)點N211對應于輸出端子。注意，晶體管2101可以是任何元件，只要其具有電阻成分。例如，如圖24A所示， 可以使用電阻器MOl以代替晶體管2101。此外，在圖MB中示出了圖24A中的時間圖。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式4)在本實施模式中，參考圖25A描述不同于實施模式1到3的本發(fā)明的基本原理。圖25A示出了基于本發(fā)明的基本原理的基本電路。圖25A中的基本電路包括電路 2501和電路2502。注意，作為電路2501和電路2502，可以使用如圖1A、4A、5A、8A、8B、9A和12A所示的基本電路。因此，線路2503和線路2504對應于圖IA中的線路107、圖4A中的線路107、 圖5A中的線路510、圖8A中的線路510、圖8B中的線路510、圖9A中的線路907和圖12A 中的線路907。此外，線路2505對應于圖IA中的線路108、圖4A中的線路108、圖5A中的線路
511、圖8A中的線路511、圖8B中的線路511、圖9A中的線路908和圖12A中的線路908。此外，線路2506對應于圖IA中的線路109、圖4A中的線路109、圖5A中的線路
512、圖8A中的線路512、圖8B中的線路512、圖9A中的線路909和圖12A中的線路909。因此，由于圖25A中的基本電路可以僅僅使用N溝道晶體管形成，可以將非晶硅用于圖25A中的基本電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當把多晶硅或單晶硅用于圖25A中的基本電路的半導體層時，還可以簡化制造工藝。此外，省去了要向其供應電源電勢的線路。此外，將信號提供給線路2503、線路2504和線路2505中的每個。注意，提供給線路2503、線路2504和線路2505的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路2503、 線路2504和線路2505的每一個?；蛘撸梢詫⒛M信號提供給線路2503、線路2504和線路2505的每個。接著，參考圖25B描述圖25A中所示的基本電路的運行。注意，圖25B示出了將圖 1A、4A、5A和8A所示的基本電路用作電路2501和電路2502的情形。圖25B為圖25A所示的基本電路的時間圖的例子。圖25B中的時間圖示出了線路 2503的電勢、線路2504的電勢、線路2505的電勢，電路2501的輸出是處于浮置狀態(tài)(被描述為OFF)還是處于電源電勢VSS (被描述為ON)，電路2502的輸出是處于浮置狀態(tài)(被描述為OFF)還是處于電源電勢VSS (被描述為ON)，以及線路2506的電勢。通過將整個時段分成時段Tl到T8來描述圖25B中的時間圖。首先，描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路2505，將L 電平信號提供給線路2503并將L電平信號提供給線路2504。電路2501和電路2502的每個將電源電勢VSS提供給線路2506。因此，線路2506的電勢變成等于電源電勢VSS。接著，描述時段T2中的運行。在時段T2中，將L電平信號提供給線路2505，將H 電平信號提供給線路2503并將L電平信號提供給線路2504。電路2501不向線路2506提供電勢，電路2502將電源電勢VSS提供給線路2506。因此，線路2506的電勢變成等于電源電勢VSS。接著，描述時段T3中的運行。在時段T3中，將L電平信號提供給線路2505，將L 電平信號提供給線路2503并將H電平信號提供給線路2504。電路2501將電源電勢VSS提供給線路2506，電路2502不向線路2506提供電勢。因此，線路2506的電勢變成等于電源電勢VSS。接著，描述時段T4中的運行。在時段T4中，將L電平信號提供給線路2505，將H 電平信號提供給線路2503并將H電平信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電勢。因此，線路2506的電勢保持等于電源電勢VSS，因為線路2506 在時段T3中保持在該電勢。接著，描述時段T5中的運行。在時段T5中，將H電平信號提供給線路2505，將L 電平信號提供給線路2503并將L電平信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電勢。因此，線路2506的電勢保持等于電源電勢VSS，因為線路2506 在時段T3中保持在該電勢。接著，描述時段T6中的運行。在時段T6中，將H電平信號提供給線路2505，將H 電平信號提供給線路2503并將L電平信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電勢。因此，線路2506的電勢保持等于電源電勢VSS，因為線路2506 在時段T3中保持在該電勢。接著，描述時段T7中的運行。在時段T7中，將H電平信號提供給線路2505，將L電平信號提供給線路2503并將H電平信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電勢。因此，線路2506的電勢保持等于電源電勢VSS，因為線路2506 在時段T3中保持在該電勢。接著，描述時段T8中的運行。在時段T8中，將H電平信號提供給線路2505，將H 電平信號提供給線路2503并將H電平信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電勢。因此，線路2506的電勢保持等于電源電勢VSS，因為線路2506 在時段T3中保持在該電勢。通過上述操作，電路2501和電路2502的每個在時段Tl中向線路2506提供電源電勢VSS，使得線路2506的電勢變成等于電源電勢VSS。在時段T2中，電路2502向線路 2506提供電源電勢VSS，使得線路2506的電勢變成等于電源電勢VSS。在時段T3中，電路 2501向線路2506提供電源電勢VSS，使得線路2506的電勢變成等于電源電勢VSS。在時段 T4到T8中，使線路2506進入浮置狀態(tài)，使得線路2506的電勢保持等于電源電勢VSS。此夕卜，圖25A中的基本電路不包括在所有時段Tl到T8中都導通的晶體管。亦即， 圖25A中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖25A中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖25A中的基本電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。接著，參考圖^A描述圖25A中所示的基本電路由P溝道晶體管構(gòu)成的情形。圖26A示出了基于本發(fā)明的基本原理的基本電路。圖26A中的基本電路包括電路 2601和電路2602。注意，作為電路2601和電路2602，可以使用圖13A、16A、17A、20A、20B、21A和24A
中所示的基本電路。因此，線路沈03和線路沈04對應于圖13A中的線路1307、圖16A中的線路1307、 圖17A中的線路1710、圖20A中的線路1710、圖20B中的線路1710、圖21A中的線路2108 和圖24A中的線路2108。此外，線路沈05對應于圖13A中的線路1308、圖16A中的線路1308、圖17A中的線路1711、圖20A中的線路1711、圖20B中的線路1711、圖21A中的線路2107和圖24A中的線路2107。此外，線路沈06對應于圖13A中的線路1309、圖16A中的線路1309、圖17A中的線路1712、圖20A中的線路1712、圖20B中的線路1712、圖21A中的線路2109和圖24A中的線路2109。因此，由于可以僅使用P溝道晶體管形成圖26k中的基本電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖2隊中的基本電路中，能夠簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，省去了要向其供應電源電勢的線路。此外，將信號提供給線路沈03、線路沈04和線路沈05的每個。注意，提供給線路沈03、線路沈04和線路沈05的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路2603、線路沈04和線路沈05的每一個?；蛘?，可以將模擬信號提供給線路沈03、線路沈04和線路沈05的每個。接著，參考圖26B描述圖^A中所示的基本電路的運行。注意，圖26B示出了將圖 16A、17A、20A和20B中所示的基本電路用作電路沈01和電路沈02的情形。圖26B為圖26A所示的基本電路的時間圖的例子。圖^B中的時間圖示出了線路 2603的電勢、線路沈04的電勢、線路沈05的電勢，電路沈01的輸出是處于浮置狀態(tài)(被描述為OFF)還是處于電源電勢VSS (被描述為ON)，電路沈02的輸出是處于浮置狀態(tài)(被描述為OFF)還是處于電源電勢VSS (被描述為ON)，以及線路沈06的電勢。通過將整個時段分成時段Tl到T8描述圖^B中的時間圖。首先，描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路沈05，將H 電平信號提供給線路2603并將H電平信號提供給線路沈04。電路沈01和電路沈02的每個向線路沈06提供電源電勢VDD。因此，線路沈06的電勢變成等于電源電勢VDD。接著，描述時段T2中的運行。在時段T2中，將H電平信號提供給線路沈05，將L 電平信號提供給線路2603并將H電平信號提供給線路沈04。電路沈01不向線路沈06提供電勢，電路2602向線路沈06提供電源電勢VDD。因此，線路沈06的電勢變成等于電源電勢 VDD。接著，描述時段T3中的運行。在時段T3中，將H電平信號提供給線路沈05，將H 電平信號提供給線路2603并將L電平信號提供給線路沈04。電路沈01向線路沈06提供電源電勢VDD，電路沈02不向線路沈06提供電勢。因此，線路沈06的電勢變成等于電源電勢 VDD。接著，描述時段T4中的運行。在時段T4中，將H電平信號提供給線路沈05，將L電平信號提供給線路2603并將L電平信號提供給線路沈04。電路沈01和電路沈02的每個都不向線路2606提供電勢。因此，線路沈06的電勢保持等于電源電勢VDD，因為線路沈06 在時段T3中保持在該電勢。接著，描述時段T5中的運行。在時段T5中，將L電平信號提供給線路沈05，將H電平信號提供給線路2603并將H電平信號提供給線路沈04。電路沈01和電路沈02的每個都不向線路2606提供電勢。因此，線路沈06的電勢保持等于電源電勢VDD，因為線路沈06 在時段T3中保持在該電勢。接著，描述時段T6中的運行。在時段T6中，將L電平信號提供給線路沈05，將L電平信號提供給線路2603并將H電平信號提供給線路沈04。電路沈01和電路沈02的每個都不向線路2606提供電勢。因此，線路沈06的電勢保持等于電源電勢VDD，因為線路沈06 在時段T3中保持在該電勢。接著，描述時段T7中的運行。在時段T7中，將L電平信號提供給線路沈05，將H電平信號提供給線路2603并將L電平信號提供給線路沈04。電路沈01和電路沈02的每個都不向線路2606提供電勢。因此，線路沈06的電勢保持等于電源電勢VDD，因為線路沈06 在時段T3中保持在該電勢。接著，描述時段T8中的運行。在時段T8中，將L電平信號提供給線路沈05，將L電平信號提供給線路2603并將L電平信號提供給線路沈04。電路沈01和電路沈02的每個都不向線路2606提供電勢。因此，線路沈06的電勢保持等于電源電勢VDD，因為線路沈06在時段T3中保持在該電勢。通過上述操作，電路沈01和電路沈02的每個在時段Tl中向線路沈06提供電源電勢VDD，使得線路沈06的電勢變成等于電源電勢VDD。在時段T2中，電路沈02向線路 2606提供電源電勢VDD，使得線路沈06的電勢變成等于電源電勢VDD。在時段T3中，電路 2601向線路沈06提供電源電勢VDD，使得線路沈06的電勢變成等于電源電勢VDD。在時段 T4到T8中，使線路沈06進入浮置狀態(tài)，使得線路沈06的電勢保持等于電源電勢VDD。此外，圖26A中的基本電路不包括在所有時段Tl到T8中都導通的晶體管。亦即， 圖2認中的基本電路不包括一直導通或幾乎一直導通的晶體管。因此，圖2認中的基本電路能夠抑制晶體管的特性劣化以及因特性劣化而造成的閾值電壓漂移。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式5)在本實施模式中，參考圖27描述將實施模式1中所述的基本電路用于觸發(fā)電路的情形。圖27為將實施模式1中所述的圖IA中的基本電路用于其的觸發(fā)電路的例子。圖 27中的觸發(fā)電路包括晶體管2701、晶體管2702、晶體管2703、晶體管2704、晶體管2705、晶體管2706、晶體管2707和晶體管2708。注意，晶體管2705對應于圖IA中的晶體管101 ；晶體管2707對應于圖IA中的晶體管103，晶體管2706對應于圖IA中的晶體管102。此外，晶體管2703和晶體管2704對應于圖IA中的晶體管104。描述圖27中的觸發(fā)電路的連接關(guān)系。注意，晶體管2701的第二端子、晶體管2708 的第二端子、晶體管2706的柵極、晶體管2704的第二端子和晶體管2702的柵極的節(jié)點由 N271表示。此外，晶體管2705的第二端子、晶體管2706的第二端子、晶體管2707的第二端子、晶體管2703的柵極和晶體管2704的柵極的節(jié)點由N272表示。晶體管2701的柵極連接到線路2712，晶體管2701的第一端子連接到線路2709， 晶體管2701的第二端子連接到節(jié)點N271。晶體管2708的柵極連接到線路2713，晶體管 2708的第一端子連接到線路2710，晶體管2708的第二端子連接到節(jié)點N271。晶體管2705 的柵極連接到線路2709，晶體管2705的第一端子連接到線路2709，晶體管2705的第二端子連接到節(jié)點N272。晶體管2706的柵極連接到節(jié)點N271，晶體管2706的第一端子連接到線路2710，晶體管2706的第二端子連接到節(jié)點N272。晶體管2707的柵極連接到線路2711， 晶體管2707的第一端子連接到線路2710，晶體管2707的第二端子連接到節(jié)點N272。晶體管2704的柵極連接到N272，晶體管2704的第一端子連接到線路2710，晶體管2704的第二端子連接到節(jié)點N271。晶體管2703的柵極連接到N272，晶體管2703的第一端子連接到線路2710，晶體管2703的第二端子連接到線路2714。晶體管2702的柵極連接到N271，晶體管2702的第一端子連接到線路2711，晶體管2702的第二端子連接到線路2714。此外，晶體管2701到2708的每個都是N溝道晶體管。因此，因為可以僅使用N溝道晶體管形成圖27中的觸發(fā)電路，可以將非晶硅用于圖27中的觸發(fā)電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當將多晶硅或單晶硅用于圖27中的觸發(fā)電路的半導體層時，還可以簡化制造工藝。此外，將電源電勢VDD提供給線路2709，將電源電勢VSS提供給線路2710。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路2709 和線路2710的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路2711、線路2712和線路2713的每個。注意，提供給線路 2711、線路2712和線路2713的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢 VDD,電源電勢VSS或另一電源電勢提供給線路2711、線路2712和線路2713的每一個?；蛘?，可以將模擬信號提供給線路2711、線路2712和線路2713的每個。接著，參考圖觀描述圖27中所示的觸發(fā)電路的運行。 圖觀為圖27所示的觸發(fā)電路的時間圖的例子。圖觀中的時間圖示出了線路2711 的電勢、線路2712的電勢、節(jié)點N271的電勢、節(jié)點N272的電勢、線路2714的電勢、晶體管 2703和晶體管2704的導通/截止關(guān)系和線路2713的的電勢。通過將整個時段分成時段Tl到T4來描述圖28中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。此外，圖四到33分別示出了圖27中的觸發(fā)電路在時段Tl、T2、T3b、T4和T3a中的運行。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，參考圖四描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路 2711，將H電平信號提供給線路2712并將L電平信號提供給線路2713。因此，晶體管2701導通，而晶體管2708和晶體管2707截止。此時，通過晶體管 2701將電源電勢VDD提供給節(jié)點N271，使得節(jié)點N271的電勢升高。此外，晶體管2706被節(jié)點N271的電勢的升高導通，使得節(jié)點N272的電勢降低。此外，晶體管2703和晶體管2704 被節(jié)點N272的電勢的降低截止。這里，節(jié)點N271的電勢一直上升到晶體管2701截止為止。當節(jié)點N271的電勢變成電源電勢VDD減去晶體管2701的閾值電壓Vth2701所得的值(vdd-Vth2701)時，晶體管 2701截止。因此，節(jié)點N271的電勢變成VDD-Vth2701。此外，節(jié)點N271變成浮置狀態(tài)。因此，晶體管2702導通。此外，由于線路2711的L電平信號被提供給線路2714， 線路2714的電勢變成等于電源電勢VSS。接著，參考圖30描述時段T2中的運行。在時段T2中，將H電平信號提供給線路 2711，將L電平信號提供給線路2712并將L電平信號提供給線路2713。因此，晶體管2701截止，晶體管2708保持截止，而晶體管2707導通。此時，節(jié)點 N271處于浮置狀態(tài)，節(jié)點N271的電勢保持在VDD_Vth2701。此外，節(jié)點N272的電勢保持在 L電平，因為晶體管2706和晶體管2707是導通的。于是，由于節(jié)點N272處于L電平，晶體管2703和晶體管2704保持截止。這里，節(jié)點N271處于浮置狀態(tài)并保持在H電平。此外，由于節(jié)點N271保持在H 電平，晶體管2702保持導通。此外，由于線路2711的H電平信號被提供給線路2714，線路 2714的電勢升高。因此，由于通過引導操作節(jié)點N271的電勢變成等于或高于電源電勢VDD 和晶體管2702的閾值電壓Vth2702之和(VDD+Vth2702)，因此線路2714的電勢變成等于電源電勢VDD。接著，參考圖31描述時段T3b中的運行。在時段T3b中，將L電平信號提供給線路2711，將L電平信號提供給線路2712并將H電平信號提供給線路2713。因此，晶體管2701保持截止，晶體管2708導通，而晶體管2707截止。此時，通過晶體管2708將電源電勢VSS提供給節(jié)點N271，使得節(jié)點N271的電勢降低。此外，晶體管 2706被節(jié)點N271的電勢的降低截止，使得節(jié)點N272的電勢升高。此外，晶體管2703和晶體管2704被節(jié)點N272的電勢的升高導通。此外，晶體管2702被節(jié)點N271的電勢的降低截止。因此，由于通過晶體管2703 將電源電勢VSS提供給線路2714，線路2714的電勢變成等于電源電勢VSS。接著，參考圖32描述時段T4中的運行。在時段T4中，將H電平信號提供給線路 2711，將L電平信號提供給線路2712，并將L電平信號提供給線路2713。因此，晶體管2701保持截止，晶體管2708截止，而晶體管2707導通。此時，節(jié)點 N271變成浮置狀態(tài)，且節(jié)點N271的電勢保持在電源電勢VSS。于是，晶體管2706和晶體管 2702截止。此外，節(jié)點N272的電勢變成L電平，因為通過晶體管2707向其提供了電源電勢 VSS0因此，晶體管2703和晶體管2704截止。因此，線路2714變成浮置狀態(tài)，且線路2714的電勢保持等于電源電勢VSS。接著，參考圖33描述時段T3a中的運行。在時段T3a中，將L電平信號提供給線路2711，將L電平信號提供給線路2712并將L電平信號提供給線路2713。因此，晶體管2701和晶體管2708保持截止，而晶體管2707截止。此時，由于晶體管2707截止，節(jié)點N272的電勢升高。于是，晶體管2703和晶體管2704導通。此外，通過晶體管2704將電源電勢VSS提供給節(jié)點N271，使得節(jié)點N271的電勢變成等于電源電勢VSS。 因此，晶體管2702和晶體管2706保持截止。此外，由于通過晶體管2703將電源電勢VSS提供給線路2714，線路2714的電勢保持等于電源電勢VSS。通過上述操作，在時段Tl中圖27中的觸發(fā)電路將處于H電平的節(jié)點N271保持在浮置狀態(tài)中。在時段T2中，圖27中的觸發(fā)電路通過引導操作將節(jié)點N271的電勢設(shè)定為等于或高于VDD+Vth2702，從而能夠?qū)⒕€路2714的電勢設(shè)定為等于電源電勢VDD。此外，在時段T3a中，圖27中的觸發(fā)電路導通晶體管2703和晶體管2704，并將電源電勢VSS提供給線路2714和節(jié)點N271。在時段T4中，圖27中的觸發(fā)電路截止晶體管 2703和晶體管2704。因此，由于圖27中的觸發(fā)電路依次導通晶體管2703和晶體管2704， 其能夠抑制晶體管2703和晶體管2704的特性劣化，從而能夠?qū)⒐?jié)點N271和線路2714每者的電勢穩(wěn)定地保持在等于電源電勢VSS。此外，圖27中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖27中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖27中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖27中的觸發(fā)電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述晶體管2701到2708的功能。晶體管2701具有開關(guān)的功能，其根據(jù)線路2712的電勢選擇是否連接線路2709和節(jié)點N271。晶體管2702具有開關(guān)的功能，其根據(jù)節(jié)點N271的電勢選擇是否連接線路2711和線路2714。晶體管2703具有開關(guān)的功能，其根據(jù)節(jié)點N272的電勢選擇是否連接線路2710和線路2714。晶體管2704具有開關(guān)的功能，其根據(jù)節(jié)點N272的電勢選擇是否連接線路2710和節(jié)點N271。晶體管2705具有二極管的功能，其中第一端子和柵極對應于輸入端子，第二端子對應于輸出端子。晶體管2706具有開關(guān)的功能，其根據(jù)節(jié)點N271的電勢選擇是否連接線路2710和節(jié)點N272。晶體管2707具有開關(guān)的功能，其根據(jù)線路2711的電勢選擇是否連接線路2710和節(jié)點N272。晶體管2708 具有開關(guān)的功能，其根據(jù)線路2713的電勢選擇是否連接線路2710和節(jié)點N271。注意，由晶體管2705、晶體管2706和晶體管2707構(gòu)成了兩輸入或非電路，其中節(jié)點N271和線路2711對應于輸入端子，節(jié)點N272對應于輸出端子。注意，晶體管2705可以是任何元件，只要其具有電阻成分。例如，如圖34所示，可以用電阻器3401代替晶體管2705。利用電阻器3401，能夠?qū)⒐?jié)點N272的電勢設(shè)定為等于電源電勢VDD。注意，如圖35所示，可以在晶體管2702的柵極(節(jié)點N271)和第二端子(線路 2714)之間提供電容器3501。這是因為在時段T2中通過引導操作升高了節(jié)點N271的電勢和線路2714的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器3501而執(zhí)行引導操作。注意，只需要晶體管2701在時段Tl中使節(jié)點N271進入浮置狀態(tài)以便節(jié)點N271 的電勢變成H電平。因此，即使在晶體管2701的第一端子連接到線路2712時，晶體管2701 也能夠使節(jié)點N271進入浮置狀態(tài)，以便節(jié)點N271的電勢變成H電平。接著，參考圖44描述圖27中所示的觸發(fā)電路由P溝道晶體管構(gòu)成的情形。圖44為將實施模式1中所述的圖13A中的基本電路用于其的觸發(fā)電路的例子。圖 44中的觸發(fā)電路包括晶體管4401、晶體管4402、晶體管4403、晶體管4404、晶體管4405、晶體管4406、晶體管4407和晶體管4408。注意，晶體管4405對應于圖13A中的晶體管1301，晶體管4407對應于圖13A中的晶體管1302，晶體管4406對應于圖13A中的晶體管1303。此外，晶體管4403和晶體管 4404對應于圖13A中的晶體管1304。描述圖44中的觸發(fā)電路的連接關(guān)系。注意，晶體管4401的第二端子、晶體管4408 的第二端子、晶體管4406的柵極、晶體管4404的第二端子和晶體管4402的柵極的節(jié)點由 N441表示。此外，晶體管4405的第二端子、晶體管4406的第二端子、晶體管4407的第二端子、晶體管4403的柵極和晶體管4404的柵極的節(jié)點由N442表示。晶體管4401的柵極連接到線路4412，晶體管4401的第一端子連接到線路4409， 晶體管4401的第二端子連接到節(jié)點N441。晶體管4408的柵極連接到線路4413，晶體管 4408的第一端子連接到線路4410，晶體管4408的第二端子連接到節(jié)點N441。晶體管4405 的柵極連接到線路4409，晶體管4405的第一端子連接到線路4409，晶體管4405的第二端子連接到節(jié)點N442。晶體管4406的柵極連接到節(jié)點N441，晶體管4406的第一端子連接到線路4410，晶體管4406的第二端子連接到節(jié)點N442。晶體管4407的柵極連接到線路4411， 晶體管4407的第一端子連接到線路4410，晶體管4407的第二端子連接到節(jié)點N442。晶體管4404的柵極連接到節(jié)點N442，晶體管4404的第一端子連接到線路4410，晶體管4404 的第二端子連接到節(jié)點N441。晶體管4403的柵極連接到節(jié)點N442，晶體管4403的第一端子連接到線路4410，晶體管4403的第二端子連接到線路4414。晶體管4402的柵極連接到節(jié)點N441，晶體管4402的第一端子連接到線路4411，晶體管4402的第二端子連接到線路4414。此外，晶體管4401到4408的每個都是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖44中的觸發(fā)電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖44中的觸發(fā)電路中，可以簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，將電源電勢VDD提供給線路4410，將電源電勢VSS提供給線路4409。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路4409 和線路4410的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路4411、線路4412和線路4413的每個。注意，提供給線路 4411、線路4412和線路4413的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢 VDD,電源電勢VSS或另一電源電勢提供給線路4411、線路4412和線路4413的每一個。或者，可以將模擬信號提供給線路4411、線路4412和線路4413的每個。接著，參考圖45描述圖44中所示的觸發(fā)電路的運行。圖45為圖44所示的觸發(fā)電路的時間圖的例子。圖45中的時間圖示出了線路4411 的電勢、線路4412的電勢、節(jié)點N441的電勢、節(jié)點N442的電勢、線路4414的電勢、晶體管 4403和晶體管4404的導通/截止關(guān)系和線路4413的電勢。通過將整個時段分成時段Tl到T4來描述圖44中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路4411，將L 電平信號提供給線路4412并將H電平信號提供給線路4413。因此，晶體管4401導通，晶體管4408和晶體管4407截止。此時，通過晶體管4401 將電源電勢VSS提供給節(jié)點N441，使得節(jié)點N441的電勢降低。此外，晶體管4406被節(jié)點 N441的電勢的降低導通，使得節(jié)點N442的電勢升高。此外，晶體管4403和晶體管4404被節(jié)點N442的電勢的升高截止。這里，節(jié)點N441的電勢一直下降到晶體管4401截止為止。當節(jié)點N441的電勢變成電源電勢VSS和晶體管4401的閾值電壓Vth4401的絕對值之和(VSS+1 Vth44011)時，晶體管4401截止。因此，節(jié)點N441的電勢變成VSS+|Vth440l|。此外，節(jié)點N441變成浮置狀態(tài)。因此，晶體管4402導通。此外，由于線路4411的H電平信號被提供給線路4414， 線路4414的電勢變成等于電源電勢VDD。接著，描述時段T2中的運行。在時段T2中，將L電平信號提供給線路4411，將H 電平信號提供給線路4412并將H電平信號提供給線路4413。因此，晶體管4401截止，晶體管4408保持截止且晶體管4407導通。此時，節(jié)點 N441處于浮置狀態(tài)，節(jié)點N441的電勢保持在VSS+1 Vth44011。此外，節(jié)點N442的電勢保持在H電平，因為晶體管4406和晶體管4407是導通的。于是，由于節(jié)點N442處于H電平，晶體管4403和晶體管4404保持截止。這里，節(jié)點N441處于浮置狀態(tài)并保持在L電平。此外，由于節(jié)點N441保持在L 電平，晶體管4402保持導通。此外，由于線路4411的L電平信號被提供給線路4414，線路4414的電勢降低。因此，節(jié)點N441的電勢通過引導操作變成等于或低于電源電勢VSS減去晶體管4402的閾值電壓Vth4402的絕對值所得的值(VSS-1 Vth4402 |)，使得線路4414的電勢變成等于電源電勢VSS。接著，描述時段T3b中的運行。在時段T3b中，將H電平信號提供給線路4411，將 H電平信號提供給線路4412并將L電平信號提供給線路4413。因此，晶體管4401保持截止，晶體管4408導通且晶體管4407截止。此時，通過晶體管4408將電源電勢VDD提供給節(jié)點N441，使得節(jié)點N441的電勢升高。此外，晶體管4406 被節(jié)點N441的電勢的升高截止，使得節(jié)點N442的電勢降低。此外，晶體管4403和晶體管 4404被節(jié)點N442的電勢的降低導通。此外，晶體管4402被節(jié)點N441的電勢的升高截止。因此，由于通過晶體管4403 將電源電勢VDD提供給線路4414，線路4414的電勢變成等于電源電勢VDD。接著，描述時段T4中的運行。在時段T4中，將L電平信號提供給線路4411，將H 電平信號提供給線路4412并將H電平信號提供給線路4413。因此，晶體管4401保持截止，晶體管4408截止且晶體管4407導通。此時，節(jié)點 N441變成浮置狀態(tài)，且節(jié)點N441的電勢保持在電源電勢VDD。于是，晶體管4406和晶體管 4402截止。此外，節(jié)點N442的電勢變成H電平，因為通過晶體管4407將電源電勢VDD提供給其。因此，晶體管4403和晶體管4404截止。因此，線路4414變成浮置狀態(tài)，且線路4414的電勢保持等于電源電勢VDD。接著，描述時段T3a中的運行。在時段T3a中，將H電平信號提供給線路4411，將 H電平信號提供給線路4412并將H電平信號提供給線路4413。因此，晶體管4401和晶體管4408保持截止，晶體管4407截止。此時，由于晶體管 4407截止，節(jié)點N442的電勢降低。于是，晶體管4403和晶體管4404導通。此外，通過晶體管4404將電源電勢VDD提供給節(jié)點N441，使得節(jié)點N441的電勢變成等于電源電勢VDD。 因此，晶體管4402和晶體管4406保持截止。此外，由于通過晶體管4403將電源電勢VDD提供給線路4414，線路4414的電勢保持等于電源電勢VDD。通過上述操作，在時段Tl中圖44中的觸發(fā)電路將處于H電平的節(jié)點N441保持在浮置狀態(tài)中。在時段T2中，圖44中的觸發(fā)電路通過引導操作將節(jié)點N441的電勢設(shè)定為等于或低于VSS-|Vth4402|，從而能夠?qū)⒕€路4414的電勢設(shè)定為等于電源電勢VSS。此外，在時段T3a中，圖44中的觸發(fā)電路導通晶體管4403和晶體管4404，并將電源電勢VDD提供給線路4414和節(jié)點N441。在時段T4中，圖44中的觸發(fā)電路截止晶體管 4403和晶體管4404。因此，由于圖44中的觸發(fā)電路依次導通晶體管4403和晶體管4404， 其能夠抑制晶體管4403和晶體管4404的特性劣化，從而能夠?qū)⒐?jié)點N441和線路4414每者的電勢穩(wěn)定地保持在等于電源電勢VDD。此外，圖44中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖44中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖44中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。注意，晶體管4401到4408具有類似于晶體管2701到2708的功能。注意，由晶體管4405到4407構(gòu)成了兩輸入與非電路，其中節(jié)點N441和線路4411對應于輸入端子，節(jié)點N442對應于輸出端子。注意，晶體管4405可以是任何元件，只要其具有電阻成分。例如，如圖46所示，可以用電阻器4601代替晶體管4405。利用電阻器4601，能夠?qū)⒐?jié)點N442的電勢設(shè)定為等于電源電勢VSS。注意，如圖47所示，可以在晶體管4402的柵極(節(jié)點N441)和第二端子(線路 4414)之間提供電容器4701。這是因為在時段T2中通過引導操作升高了節(jié)點N441的電勢和線路4414的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器4701而執(zhí)行引導操作。注意，只需要晶體管4401在時段Tl中使節(jié)點N441進入浮置狀態(tài)以便節(jié)點N441 的電勢變成L電平。因此，即使在晶體管4401的第一端子連接到線路4412時，晶體管4401 也能夠使節(jié)點N441進入浮置狀態(tài)，以便節(jié)點N441的電勢變成L電平。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式6)在本實施模式中，參考圖36描述將實施模式2中所述的基本電路用于觸發(fā)電路的情形。圖36為將實施模式2中所述的圖5A中的基本電路用于其的觸發(fā)電路的例子。圖 36中的觸發(fā)電路包括晶體管3600、晶體管3601、晶體管3602、晶體管3603、晶體管3604、晶體管3605、晶體管3606、晶體管3607和晶體管3608、晶體管3609和晶體管3610。注意，晶體管3605對應于圖5A中的晶體管501，晶體管3607對應于圖5A中的晶體管502，晶體管3606對應于圖5A中的晶體管503，晶體管3608對應于圖5A中的晶體管 504，晶體管3610對應于圖5A中的晶體管505，晶體管3609對應于圖5A中的晶體管506。 此外，晶體管3603和晶體管3604對應于圖5A中的晶體管507。描述圖36中的觸發(fā)電路的連接關(guān)系。注意，晶體管3601的第二端子、晶體管3600 的第二端子、晶體管3606的柵極、晶體管3604的第二端子和晶體管3602的柵極的節(jié)點由 N361表示。此外，晶體管3605的第二端子、晶體管3606的第二端子、晶體管3607的第二端子和晶體管3608的柵極的節(jié)點由N362表示。此外，晶體管3609的第二端子、晶體管3608 的第二端子、晶體管3610的第二端子、晶體管3603的柵極和晶體管3604的柵極的節(jié)點由 N363表示。晶體管3601的柵極連接到線路3614，晶體管3601的第一端子連接到線路3611， 晶體管3601的第二端子連接到節(jié)點N361。晶體管3600的柵極連接到線路3615，晶體管 3600的第一端子連接到線路3612，晶體管3600的第二端子連接到節(jié)點N361。晶體管3606 的柵極連接到節(jié)點N361，晶體管3606的第一端子連接到線路3612，晶體管3606的第二端子連接到節(jié)點N362。晶體管3605的柵極連接到線路3611，晶體管3605的第一端子連接到線路3611，晶體管3605的第二端子連接到節(jié)點N362。晶體管3607的柵極連接到節(jié)點N363， 晶體管3607的第一端子連接到線路3612，晶體管3607的第二端子連接到節(jié)點N362。晶體管3608的柵極連接到節(jié)點N362，晶體管3608的第一端子連接到線路3611，晶體管3608 的第二端子連接到節(jié)點N363。晶體管3609的柵極連接到節(jié)點N361，晶體管3609的第一端子連接到線路3612，晶體管3609的第二端子連接到節(jié)點N363。晶體管3610的柵極連接到線路3613，晶體管3610的第一端子連接到線路3612，晶體管3610的第二端子連接到節(jié)點N363。晶體管3604的柵極連接到節(jié)點N363，晶體管3604的第一端子連接到線路3612，晶體管3604的第二端子連接到節(jié)點N361。晶體管3603的柵極連接到節(jié)點N363，晶體管3603 的第一端子連接到線路3612，晶體管3603的第二端子連接到線路3616。晶體管3602的柵極連接到節(jié)點N361，晶體管3602的第一端子連接到線路3613，晶體管3602的第二端子連接到線路3616。此外，晶體管3600到3610的每個都是N溝道晶體管。因此，因為可以僅使用N溝道晶體管形成圖36中的觸發(fā)電路，可以將非晶硅用于圖36中的觸發(fā)電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當將多晶硅或單晶硅用于圖36中的觸發(fā)電路的半導體層時，還可以簡化制造工藝。此外，將電源電勢VDD提供給線路3611，將電源電勢VSS提供給線路3612。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路3611 和線路3612的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路3613、線路3614和線路3615的每個。注意，提供給線路 3613、線路3614和線路3615的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢 VDD、電源電勢VSS或另一電源電勢提供給線路3613、線路3614和線路3615的每一個?；蛘撸梢詫⒛M信號提供給線路3613、線路3614和線路3615的每個。接著，參考圖37描述圖36中所示的觸發(fā)電路的運行。圖37為圖36所示的觸發(fā)電路的時間圖的例子。圖37中的時間圖示出了線路3613 的電勢、線路3614的電勢、節(jié)點N361的電勢、節(jié)點N362的電勢、節(jié)點N363的電勢、線路3616 的電勢、晶體管3603和晶體管3604的導通/截止關(guān)系、線路3615的電勢。通過將整個時段分成時段Tl到T4來描述圖37中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路3613，將H 電平信號提供給線路3614并將L電平信號提供給線路3615。因此，晶體管3601導通，晶體管3600、晶體管3607和晶體管3610截止。此時，通過晶體管3601將電源電勢VDD提供給節(jié)點N361，使得節(jié)點N361的電勢升高。此外，晶體管 3606和晶體管3609被節(jié)點N361的電勢的升高導通，使得節(jié)點N362和節(jié)點N363的電勢降低。此外，晶體管3608被節(jié)點N362的電勢的降低截止。此外，晶體管3603和晶體管3604 被節(jié)點N363的電勢的降低截止。這里，節(jié)點N361的電勢一直上升到晶體管3601截止為止。當節(jié)點N361的電勢變成電源電勢VDD減去晶體管3601的閾值電壓Vth3601所得的值(vdd-Vth3601)時，晶體管 3601截止。因此，節(jié)點N361的電勢變成VDD-Vth3601。此外，節(jié)點N361變成浮置狀態(tài)。因此，晶體管3602導通。此外，由于線路3613的L電平信號被提供給線路3616， 線路3616的電勢變成等于電源電勢VSS。接著，描述時段T2中的運行。在時段T2中，將H電平信號提供給線路3613，將L 電平信號提供給線路3614并將L電平信號提供給線路3615。因此，晶體管3601截止，晶體管3600保持截止，且晶體管3607和晶體管3610導通。此時，節(jié)點N361處于浮置狀態(tài)，節(jié)點N361的電勢保持在VDD_Vth3601。此外，節(jié)點N362 的電勢保持在L電平，因為晶體管3606和晶體管3607是導通的。此外，節(jié)點N363的電勢保持在L電平，因為晶體管3609和晶體管3610是導通的。于是，由于節(jié)點N363處于L電平，晶體管3603和晶體管3604保持截止。這里，節(jié)點N361處于浮置狀態(tài)并保持在H電平。此外，由于節(jié)點N361保持在H 電平，晶體管3602保持導通。此外，由于線路3613的H電平信號被提供給線路3616，線路 3616的電勢升高。因此，由于通過引導操作節(jié)點N361的電勢變成等于或高于電源電勢VDD 和晶體管3602的閾值電壓Vth3602之和(VDD+Vth3602)，因此線路3616的電勢變成等于電源電勢VDD。接著，描述時段T3b中的運行。在時段T3b中，將L電平信號提供給線路3613，將 L電平信號提供給線路3614并將H電平信號提供給線路3615。因此，晶體管3601保持截止，晶體管3600導通，晶體管3607和晶體管3610截止。 此時，通過晶體管3600將電源電勢VSS提供給節(jié)點N361，使得節(jié)點N361的電勢降低。此外，晶體管3606和晶體管3607被節(jié)點N361的電勢的降低截止。因此，通過引導操作升高節(jié)點N362和節(jié)點N363的電勢。節(jié)點N362的電勢升高到等于或高于電源電勢VDD和晶體管3608的閾值電壓Vth3608之和(VDD+Vth3608)。節(jié)點N363的電勢升高到電源電勢VDD。 因此，晶體管3603和晶體管3604被節(jié)點N363的電勢的升高導通。此外，晶體管3602被節(jié)點N361的電勢的降低截止。因此，由于通過晶體管3603 將電源電勢VSS提供給線路3616，線路3616的電勢變成等于電源電勢VSS。接著，描述時段T4中的運行。在時段T4中，將H電平信號提供給線路3613，將L 電平信號提供給線路3614并將L電平信號提供給線路3615。因此，晶體管3601保持截止，晶體管3600截止，晶體管3607和晶體管3610導通。此時，節(jié)點N361處于浮置狀態(tài)，且節(jié)點N361的電勢保持在電源電勢VSS。于是，晶體管 3602、3606和3609保持截止。此外，節(jié)點N362的電勢變成L電平，因為通過晶體管3607向其提供了電源電勢VSS。此外，節(jié)點N363的電勢變成L電平，因為通過晶體管3610向其提供了電源電勢VSS。因此，晶體管3603和晶體管3604截止。因此，線路3616變成浮置狀態(tài)，且線路3616的電勢保持等于電源電勢VSS。接著，描述時段T3a中的運行。在時段T3a中，將L電平信號提供給線路3613，將 L電平信號提供給線路3614并將L電平信號提供給線路3615。因此，晶體管3601和晶體管3600保持截止，晶體管3607和晶體管3610截止。此時，節(jié)點N361處于浮置狀態(tài)，節(jié)點N361的電勢保持在L電平。于是，晶體管3602、3606和 3609保持截止。此外，通過引導操作升高節(jié)點N362和節(jié)點N363的電勢。節(jié)點N362的電勢升高到等于或高于電源電勢VDD和晶體管3608的閾值電壓Vth3608之和(VDD+Vth3608)。 節(jié)點N363的電勢升高到電源電勢VDD。因此，晶體管3603和晶體管3604被節(jié)點N363的電勢的升高導通。因此，由于通過晶體管3603將電源電勢VSS提供給線路3616，線路3616的電勢保持等于電源電勢VSS。通過上述操作，在時段Tl中圖36中的觸發(fā)電路將處于H電平的節(jié)點N361保持在浮置狀態(tài)中。在時段T2中，圖36中的觸發(fā)電路通過引導操作將節(jié)點N361的電勢設(shè)定為等于或高于VDD+Vth3602，使得線路3616的電勢等于電源電勢VDD。此外，在時段T3a中，圖36中的觸發(fā)電路導通晶體管3603和晶體管3604，并將電源電勢VSS提供給線路3616和節(jié)點N361。在時段T4中，圖36中的觸發(fā)電路截止晶體管 3603和晶體管3604。因此，由于圖36中的觸發(fā)電路依次導通晶體管3603和晶體管3604， 其能夠抑制晶體管3603和晶體管3604的特性劣化，從而能夠?qū)⒐?jié)點N361和線路3616每者的電勢穩(wěn)定地保持在等于電源電勢VSS。此外，圖36中的觸發(fā)電路能夠在時段T3和Bb中將節(jié)點N363的電勢設(shè)定為等于電源電勢VDD。因此，即使在晶體管3603和晶體管3604的特性劣化時，也能夠在寬范圍的工作條件下操作圖36中的觸發(fā)電路。此外，圖36中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖36中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖36中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖36中的觸發(fā)電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述晶體管3600到3610的功能。晶體管3600具有開關(guān)的功能，其根據(jù)線路3615的電勢選擇是否連接線路3612和節(jié)點N361。晶體管3601具有開關(guān)的功能，其根據(jù)線路3614的電勢選擇是否連接線路3611和節(jié)點N361。晶體管3602具有開關(guān)的功能，其根據(jù)節(jié)點N361的電勢選擇是否連接線路3613和線路3616。晶體管3603具有開關(guān)的功能，其根據(jù)節(jié)點N363的電勢選擇是否連接線路3612和線路3616。晶體管3604具有開關(guān)的功能， 其根據(jù)節(jié)點N363的電勢選擇是否連接線路3612和節(jié)點N361。晶體管3605具有二極管的功能，其中第一端子和柵極對應于輸入端子，第二端子對應于輸出端子。晶體管3606具有開關(guān)的功能，其根據(jù)節(jié)點N361的電勢選擇是否連接線路3612和節(jié)點N362。晶體管3607具有開關(guān)的功能，其根據(jù)線路3613的電勢選擇是否連接線路3612和節(jié)點N362。晶體管3608 具有開關(guān)的功能，其根據(jù)節(jié)點N362的電勢選擇是否連接線路3611和節(jié)點N363。晶體管 3609具有開關(guān)的功能，其根據(jù)節(jié)點N361的電勢選擇是否連接線路3612和節(jié)點N363。晶體管3610具有開關(guān)的功能，其根據(jù)線路3613的電勢選擇是否連接線路3612和節(jié)點N363。注意，由晶體管3605到3610構(gòu)成了兩輸入或非電路，其中節(jié)點N361和線路3613 對應于輸入端子，節(jié)點N363對應于輸出端子。注意，如圖38所示，可以在晶體管3608的柵極(節(jié)點N36》和第二端子(節(jié)點 N363)之間提供電容器3801。這是因為在時段T3a和Bb中由引導操作升高了節(jié)點N362 的電勢和節(jié)點N363的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器3801執(zhí)行引導操作。注意，如圖39所示，不必一定提供晶體管3607。注意，如圖40所示，可以在晶體管3602的柵極(節(jié)點N361)和第二端子(線路 3616)之間提供電容器4111。這是因為在時段T2中通過引導操作升高了節(jié)點N361的電勢和線路3616的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器4111而執(zhí)行引導操作。注意，只需要晶體管3601在時段Tl中使節(jié)點N361進入浮置狀態(tài)以便節(jié)點N361 的電勢變成H電平。因此，即使在晶體管3601的第一端子連接到線路3614時，晶體管3601 也能夠使節(jié)點N361進入浮置狀態(tài)，以便節(jié)點N361的電勢變成H電平。
接著，參考圖48描述圖36中所示的觸發(fā)電路由P溝道晶體管構(gòu)成的情形。圖48為將實施模式2中所述的圖17A中的基本電路用于其的觸發(fā)電路的例子。圖 48中的觸發(fā)電路包括晶體管4800、晶體管4801、晶體管4802、晶體管4803、晶體管4804、晶體管4805、晶體管4806、晶體管4807、晶體管4808、晶體管4809和晶體管4810。注意，晶體管4805對應于圖17A中的晶體管1701，晶體管4807對應于圖17A中的晶體管1702，晶體管4806對應于圖17A中的晶體管1703，晶體管4808對應于圖17A中的晶體管1704，晶體管4810對應于圖17A中的晶體管1705，且晶體管4809對應于圖17A中的晶體管1706。此外，晶體管4803和晶體管4804對應于圖17A中的晶體管1707。描述圖48中的觸發(fā)電路的連接關(guān)系。注意，晶體管4801的第二端子、晶體管4800 的第二端子、晶體管4806的柵極、晶體管4804的第二端子和晶體管4802的柵極的節(jié)點由 N481表示。此外，晶體管4805的第二端子、晶體管4806的第二端子、晶體管4807的第二端子和晶體管4808的柵極的節(jié)點由N482表示。此外，晶體管4809的第二端子、晶體管4808 的第二端子、晶體管4810的第二端子、晶體管4803的柵極和晶體管4804的柵極的節(jié)點由 N483表示。晶體管4801的柵極連接到線路4814，晶體管4801的第一端子連接到線路4811， 晶體管4801的第二端子連接到節(jié)點N481。晶體管4800的柵極連接到線路4815，晶體管 4800的第一端子連接到線路4812，晶體管4800的第二端子連接到節(jié)點N481。晶體管4406 的柵極連接到節(jié)點N481，晶體管4406的第一端子連接到線路4812，晶體管4406的第二端子連接到節(jié)點N482。晶體管4805的柵極連接到線路4811，晶體管4805的第一端子連接到線路4811，晶體管4805的第二端子連接到節(jié)點N482。晶體管4807的柵極連接到線路4813， 晶體管4807的第一端子連接到線路4812，晶體管4807的第二端子連接到節(jié)點N482。晶體管4808的柵極連接到節(jié)點N482，晶體管4808的第一端子連接到線路4811，晶體管4808 的第二端子連接到節(jié)點N483。晶體管4809的柵極連接到節(jié)點N481，晶體管4809的第一端子連接到線路4812，晶體管4809的第二端子連接到節(jié)點N483。晶體管4810的柵極連接到線路4813，晶體管4810的第一端子連接到線路4812，晶體管4810的第二端子連接到節(jié)點 N483。晶體管4804的柵極連接到節(jié)點N483，晶體管4804的第一端子連接到線路4812，晶體管4804的第二端子連接到節(jié)點N481。晶體管4803的柵極連接到節(jié)點N483，晶體管4803 的第一端子連接到線路4812，晶體管4803的第二端子連接到線路4816。晶體管4802的柵極連接到節(jié)點N481，晶體管4802的第一端子連接到線路4813，晶體管4802的第二端子連接到線路4816。此外，晶體管4800到4810的每個都是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖48中的觸發(fā)電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖48中的觸發(fā)電路中，可以簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。此外，將電源電勢VDD提供給線路4812，將電源電勢VSS提供給線路4811。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路4811 和線路4812的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路4813、線路4814和線路4815的每個。注意，提供給線路 4813、線路4814和線路4815的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路4813、線路4814和線路4815的每一個?；蛘?，可以將模擬信號提供給線路4813、線路4814和線路4815的每個。接著，參考圖49描述圖48中所示的觸發(fā)電路的運行。圖49為圖48所示的觸發(fā)電路的時間圖的例子。圖49中的時間圖示出了線路4813 的電勢、線路4814的電勢、節(jié)點N481的電勢、節(jié)點N482的電勢、節(jié)點N483的電勢、線路4816 的電勢、晶體管4803和晶體管4804的導通/截止關(guān)系、線路4815的電勢。通過將整個時段分成時段Tl到T4來描述圖48中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路4813，將L 電平信號提供給線路4814并將H電平信號提供給線路4815。因此，晶體管4801導通，晶體管4800、4807和4810截止。此時，通過晶體管4801 將電源電勢VSS提供給節(jié)點N481，使得節(jié)點N481的電勢降低。此外，晶體管4806和晶體管 4809被節(jié)點N481的電勢的降低導通，使得節(jié)點N482和節(jié)點N483的電勢升高。此外，晶體管4808被節(jié)點N482的電勢的升高截止。此外，晶體管4803和晶體管4804被節(jié)點N483的電勢的升高截止。這里，節(jié)點N481的電勢一直下降到晶體管4801截止為止。當節(jié)點N481的電勢變成電源電勢VSS和晶體管4801的閾值電壓Vth4801的絕對值之和(VSS+1 Vth48011)時，晶體管4801截止。因此，節(jié)點N481的電勢變成VSS+|Vth48011，使得節(jié)點N481變成浮置狀態(tài)。因此，晶體管4802導通。此外，由于線路4813的H電平信號被提供給線路4816， 線路4816的電勢變成等于電源電勢VDD。接著，描述時段T2中的運行。在時段T2中，將L電平信號提供給線路4813，將H 電平信號提供給線路4814并將H電平信號提供給線路4815。因此，晶體管4801截止，晶體管4800保持截止，晶體管4807和晶體管4810導通。 此時，節(jié)點N481處于浮置狀態(tài)，節(jié)點N481的電勢保持在VSS+|Vth48011。此外，節(jié)點N482 的電勢保持在H電平，因為晶體管4806和晶體管4807是導通的。此外，節(jié)點N483的電勢保持在H電平，因為晶體管4809和晶體管4810是導通的。于是，由于節(jié)點N483處于H電平，晶體管4803和晶體管4804保持截止。這里，節(jié)點N481處于浮置狀態(tài)并保持在L電平。此外，由于節(jié)點N481保持在L 電平，晶體管4802保持導通。此外，由于線路4813的L電平信號被提供給線路4816，線路 4816的電勢降低。因此，節(jié)點N481的電勢通過引導操作變成等于或低于電源電勢VSS減去晶體管4802的閾值電壓Vth4802的絕對值所得的值(VSS-1 Vth4802 |)，使得線路4816的電勢變成等于電源電勢VSS。接著，描述時段T3b中的運行。在時段T3b中，將H電平信號提供給線路4813，將 H電平信號提供給線路4814并將L電平信號提供給線路4815。因此，晶體管4801保持截止，晶體管4800導通，晶體管4807和4810截止。此時， 通過晶體管4800將電源電勢VDD提供給節(jié)點N481，使得節(jié)點N481的電勢升高。此外，晶體管4806和晶體管4807被節(jié)點N481的電勢的升高截止。因此，通過引導操作降低了節(jié)點N482的電勢和節(jié)點N483的電勢。節(jié)點N482的電勢降低到等于或低于電源電勢VSS減去晶體管4808的閾值電壓Vth4808的絕對值所得的值(VSS-1 Vth4808 |)。節(jié)點N483的電勢降低到電源電勢VSS。因此，晶體管4803和晶體管4804被節(jié)點N483的電勢的降低導通。此外，晶體管4802被節(jié)點N481的電勢的升高截止。因此，由于通過晶體管4803 將電源電勢VDD提供給線路4816，線路4816的電勢變成等于電源電勢VDD。接著，描述時段T4中的運行。在時段T4中，將L電平信號提供給線路4813，將H 電平信號提供給線路4814并將H電平信號提供給線路4815。因此，晶體管4801保持截止，晶體管4800截止，晶體管4807和4810導通。此時， 節(jié)點N481處于浮置狀態(tài)，節(jié)點N481的電勢保持在電源電勢VDD。于是，晶體管4802、晶體管 4806和晶體管4809保持截止。此外，節(jié)點N482的電勢變成H電平，因為通過晶體管4807 將電源電勢VDD提供給其。因此，晶體管4808截止。此外，節(jié)點N483的電勢變成H電平， 因為通過晶體管4810將電源電勢VDD提供給其。因此，晶體管4803和晶體管4804截止。因此，線路4816變成浮置狀態(tài)，且線路4816的電勢保持等于電源電勢VDD。接著，描述時段T3a中的運行。在時段T3a中，將H電平信號提供給線路4813，將 H電平信號提供給線路4814并將H電平信號提供給線路4815。因此，晶體管4801和晶體管4800保持截止，晶體管4807和晶體管4810截止。此時，節(jié)點N481處于浮置狀態(tài)，節(jié)點N481的電勢保持在H電平。于是，晶體管4802、晶體管 4806和晶體管4809保持截止。因此，通過引導操作降低了節(jié)點N482的電勢和節(jié)點N483 的電勢。節(jié)點N482的電勢降低到等于或低于電源電勢VSS減去晶體管4808的閾值電壓 Vth4808的絕對值所得的值(VSS-1 Vth4808 I)。節(jié)點N483的電勢降低到電源電勢VSS。因此，晶體管4803和晶體管4804被節(jié)點N483的電勢的降低導通。此外，由于通過晶體管4803將電源電勢VDD提供給線路4816，線路4816的電勢保持等于電源電勢VDD。通過上述操作，在時段Tl中圖48中的觸發(fā)電路將處于L電平的節(jié)點N481保持在浮置狀態(tài)中。在時段T2中，圖48中的觸發(fā)電路通過引導操作將節(jié)點N481的電勢設(shè)定為等于或低于VSS-|Vth4802|，使得線路4816的電勢等于電源電勢VSS。此外，在時段T3a中，圖48中的觸發(fā)電路導通晶體管4803和晶體管4804，并將電源電勢VDD提供給線路4816和節(jié)點N481。在時段T4中，圖48中的觸發(fā)電路截止晶體管 4803和晶體管4804。因此，由于圖48中的觸發(fā)電路依次導通晶體管4803和晶體管4804， 其能夠抑制晶體管4803和晶體管4804的特性劣化，從而能夠?qū)⒐?jié)點N481和線路4816每者的電勢穩(wěn)定地保持在等于電源電勢VDD。此外，圖48中的觸發(fā)電路能夠在時段T3a和T3b中將節(jié)點N483的電勢設(shè)定為等于電源電勢VSS。因此，即使在晶體管4803和晶體管4804的特性劣化時，也能夠在寬范圍的工作條件下操作圖48中的觸發(fā)電路。此夕卜，圖48中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖48中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖48中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。注意，晶體管4801到4810具有類似于晶體管3601到3610的功能。注意，由晶體管4805到4810構(gòu)成了兩輸入與非電路，其中節(jié)點N481和線路4813對應于輸入端子，節(jié)點N483對應于輸出端子。注意，如圖50所示，可以在晶體管4808的柵極(節(jié)點N482)和第二端子(節(jié)點 N483)之間提供電容器5001。這是因為在時段T3a和Bb中由引導操作降低了節(jié)點N482 的電勢和節(jié)點N483的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器5001執(zhí)行引導操作。注意，如圖51所示，不必一定提供晶體管4807。注意，如圖52所示，可以在晶體管4802的柵極(節(jié)點N481)和第二端子(線路 4816)之間提供電容器5201。這是因為在時段T2中通過引導操作升高了節(jié)點N481的電勢和線路4816的電勢，使得觸發(fā)電路能夠容易地通過校驗電容器5201而執(zhí)行引導操作。注意，只需要晶體管4801在時段Tl中使節(jié)點N481進入浮置狀態(tài)以便節(jié)點N481 的電勢變成L電平。因此，即使在晶體管4801的第一端子連接到線路4814時，晶體管4801 也能夠?qū)⒐?jié)點N481設(shè)定進入浮置狀態(tài)，以便節(jié)點N481的電勢變成L電平。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式7)在本實施模式中，參考圖56描述將實施模式4中所述的基本電路用于觸發(fā)電路的情形。圖56為將實施模式4中所述的圖25A中的基本電路用于其的觸發(fā)電路的例子。圖 56中的觸發(fā)電路包括晶體管5601、晶體管5602、晶體管5603、晶體管5604、晶體管5605、晶體管5606、晶體管5607、晶體管5608、電路5608和電路5609。 注意，作為電路5608和電路5609，可以使用圖27中的或非電路2715和圖36中的或非電路3617。描述圖56中的觸發(fā)電路的連接關(guān)系。注意，晶體管5601的第二端子、晶體管5607 的第二端子、晶體管5605的第二端子、晶體管5606的第二端子和晶體管5602的柵極的節(jié)點由N561表示。此外，晶體管5604的柵極和晶體管5606的柵極的節(jié)點由N562表示。此外，晶體管5603的柵極和晶體管5605的柵極的節(jié)點由N563表示。晶體管5601的柵極連接到線路5614，晶體管5601的第一端子連接到線路5610， 晶體管5601的第二端子連接到節(jié)點N561。晶體管5607的柵極連接到線路5615，晶體管 5607的第一端子連接到線路5611，晶體管5607的第二端子連接到節(jié)點N561。電路5608的兩個輸入端子分別連接到節(jié)點N561和線路5612，電路5608的輸出端子連接到節(jié)點N562。 電路5609的兩個輸入端子分別連接到節(jié)點N561和線路5613，電路5609的輸出端子連接到節(jié)點N563。晶體管5606的柵極連接到節(jié)點N562，晶體管5606的第一端子連接到線路 5611，晶體管5606的第二端子連接到節(jié)點N561。晶體管5605的柵極連接到節(jié)點N563，晶體管5605的第一端子連接到線路5611，晶體管5605的第二端子連接到節(jié)點N561。晶體管 5604的柵極連接到節(jié)點N562，晶體管5604的第一端子連接到線路5611，晶體管5604的第二端子連接到線路5616。晶體管5603的柵極連接到節(jié)點N563，晶體管5603的第一端子連接到線路5611，晶體管5603的第二端子連接到線路5616。晶體管5602的柵極連接到節(jié)點 N561，晶體管5602的第一端子連接到線路5613，晶體管5602的第二端子連接到線路5616。此外，晶體管5601到5607的每個都是N溝道晶體管。電路5608和電路5609中包含的每個晶體管也是N溝道晶體管。
因此，因為可以僅使用N溝道晶體管形成圖56中的觸發(fā)電路，可以將非晶硅用于圖56中的觸發(fā)電路的半導體層。于是，能夠簡化制造工藝，從而能夠降低制造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示屏板的半導體裝置。此外，當將多晶硅或單晶硅用于圖56中的觸發(fā)電路的半導體層時，還可以簡化制造工藝。此外，將電源電勢VDD提供給線路5610，將電源電勢VSS提供給線路5611。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路5610 和線路5611的每個，或者可以將另一電源電勢提供給它們。此外，將信號提供給線路5612、線路5613、線路5614和線路5615的每個。注意， 提供給線路5612、線路5614和線路5615每個的信號是二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路5612、線路5613、線路5614和線路 5615的每一個?；蛘?，可以將模擬信號提供給線路5612、線路5613、線路5614和線路5615 的每個。接著，參考圖57描述圖56中所示的觸發(fā)電路的運行。圖57為圖56所示的觸發(fā)電路的時間圖的例子。圖57中的時間圖示出了線路5612 的電勢、線路5613的電勢、線路5614的電勢、節(jié)點N561的電勢、節(jié)點N562的電勢、節(jié)點N563 的電勢、線路5616的電勢、晶體管5604和晶體管5606的導通/截止關(guān)系、晶體管5603和晶體管5605的導通/截止關(guān)系，以及線路5615的電勢。通過將整個時段分成時段Tl到T4來描述圖57中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，描述時段Tl中的運行。在時段Tl中，將H電平信號提供給線路5612，將L電平信號提供給線路5613，將H電平信號提供給線路5614并將L電平信號提供給線路5615。因此，晶體管5601導通且晶體管5607截止。此時，通過晶體管5601將電源電勢 VDD提供給節(jié)點N561，使得節(jié)點N561的電勢升高。因此，電路5608向節(jié)點N562輸出L電平信號，晶體管5604和晶體管5606截止。此外，電路5609向節(jié)點N563輸出L電平信號， 晶體管5603和晶體管5605截止。注意，節(jié)點N561的電勢一直升高到晶體管5601截止為止。當節(jié)點N561的電勢變成電源電勢VDD減去晶體管5601的閾值電壓Vth5601所得的值(vdd-Vth5601)時，晶體管 5601截止。因此，節(jié)點N561的電勢變成VDD-Vth5601，節(jié)點N561變成浮置狀態(tài)。因此，晶體管5602導通。由于通過晶體管5602將線路5613的L電平信號提供給線路5616，線路5616的電勢變成等于電源電勢VSS。接著，描述時段T2中的運行。在時段T2中，將L電平信號提供給線路5612，將H電平信號提供給線路5613，將L電平信號提供給線路5614并將L電平信號提供給線路5615。因此，晶體管5601截止且晶體管5607保持截止。此時，節(jié)點N561保持在 VDD-Vth5601。于是，電路5608向節(jié)點N562輸出L電平信號，晶體管5604和晶體管5606 保持截止。此外，電路5609向節(jié)點N563輸出L電平信號，晶體管5603和晶體管5605保持截止。注意，由于將H電平信號提供給線路5613，線路5616的電勢開始升高。因此，通過引導操作，節(jié)點N561的電勢變成等于或高于電源電勢VDD和晶體管5602的閾值電壓Vth5602之和(VDD+Vth5602)。于是，線路5616的電勢升高到等于電源電勢VDD。接著，描述時段T3b中的運行。在時段T3b中，將H電平信號提供給線路5612，將 L電平信號提供給線路5613，將L電平信號提供給線路5614并將H電平信號提供給線路 5615。因此，晶體管5601截止且晶體管5607導通。由于通過晶體管5607將電源電勢 VSS提供給節(jié)點N561，節(jié)點N561的電勢降低。于是，電路5608向節(jié)點N562輸出L電平信號，晶體管5604和晶體管5606保持截止。此外，電路5609向節(jié)點N563輸出H電平信號， 晶體管5603和晶體管5605導通。注意，由于節(jié)點N561變成L電平，晶體管5602截止。由于通過晶體管5603將電源電勢VSS提供給線路5616，線路5616的電勢保持等于電源電勢VSS。接著，描述時段T4中的運行。在時段T4中，將L電平信號提供給線路5612，將H電平信號提供給線路5613，將L電平信號提供給線路5614并將L電平信號提供給線路5615。因此，晶體管5601保持截止且晶體管5607截止。節(jié)點N561的電勢堅持在L電平。 于是，電路5608向節(jié)點N562輸出H電平信號，晶體管5604和晶體管5606導通。此外，電路5609向節(jié)點N563輸出L電平信號，晶體管5603和晶體管5605截止。注意，由于節(jié)點N561保持在L電平，晶體管5602截止。由于通過晶體管5604將電源電勢VSS提供給線路5616，線路5616的電勢保持等于電源電勢VSS。接著，描述時段T3a中的運行。在時段T3a中，將H電平信號提供給線路5612，將 L電平信號提供給線路5613，將L電平信號提供給線路5614并將H電平信號提供給線路 5615。因此，晶體管5601截止且晶體管5607導通。節(jié)點N561的電勢堅持在L電平。于是，電路5608向節(jié)點N562輸出L電平信號，晶體管5604和晶體管5606截止。此外，電路 5609向節(jié)點N563輸出H電平信號，晶體管5603和晶體管5605導通。注意，由于節(jié)點N561保持在L電平，晶體管5602截止。由于通過晶體管5603將電源電勢VSS提供給線路5616，線路5616的電勢保持等于電源電勢VSS。通過上述操作，在時段Tl中圖56中的觸發(fā)電路將處于H電平的節(jié)點N561保持在浮置狀態(tài)中。在時段T2中，圖56中的觸發(fā)電路通過引導操作將節(jié)點N561的電勢設(shè)定為等于或高于VDD+Vth5602，使得線路5616的電勢等于電源電勢VDD。此外，在時段T3a中，晶體管5603導通，將電源電勢VSS提供給線路5616。此外， 在時段T4中，晶體管5604導通，將電源電勢VSS提供給線路5616。因此，圖56中的觸發(fā)電路能夠在時段T3a和"Γ4中一直向線路5616供應電源電勢VSS。在時段T3b中，晶體管5605導通且將電源電勢VSS提供給節(jié)點N561。此外，在時段T4中，晶體管5606導通且將電源電勢VSS提供給節(jié)點N561。因此，圖56中的觸發(fā)電路能夠在時段Bb和T4中一直向節(jié)點N561供應電源電勢VSS。此外，圖56中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖56中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖56中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。此外，由非晶硅形成的晶體管的特性容易劣化。因此，當圖56中的觸發(fā)電路中包括的晶體管是由非晶硅形成時，不僅能夠獲得諸如制造成本減少和成品率提高的益處，而且可以解決晶體管特性劣化的問題。這里，描述晶體管5601到5607的功能。晶體管5601具有開關(guān)的功能，其根據(jù)線路5614的電勢選擇是否連接線路5610和節(jié)點N561。晶體管5602具有開關(guān)的功能，其根據(jù)節(jié)點N561的電勢選擇是否連接線路5613和線路5616。晶體管5603具有開關(guān)的功能，其根據(jù)節(jié)點N563的電勢選擇是否連接線路5611和線路5616。晶體管5604具有開關(guān)的功能，其根據(jù)節(jié)點N562的電勢選擇是否連接線路5611和線路5616。晶體管5605具有開關(guān)的功能， 其根據(jù)節(jié)點N563的電勢選擇是否連接線路5611和節(jié)點N561。晶體管5606具有開關(guān)的功能，其根據(jù)節(jié)點N562的電勢選擇是否連接線路5611和節(jié)點N561。晶體管5607具有開關(guān)的功能，其根據(jù)線路5615的電勢選擇是否連接線路5611和節(jié)點N561。接著，參考圖58描述圖56中所示的觸發(fā)電路由P溝道晶體管構(gòu)成的情形。圖58為將實施模式4中所述的圖26A中的基本電路用于其的觸發(fā)電路的例子。圖 58中的觸發(fā)電路包括晶體管5801、晶體管5802、晶體管5803、晶體管5804、晶體管5805、晶體管5806、晶體管5807、電路5808和電路5809。注意，作為電路5808和電路5809，可以使用圖44中的與非電路4415和圖48中的與非電路4817。描述圖58中的觸發(fā)電路的連接關(guān)系。注意，晶體管5801的第二端子、晶體管5807 的第二端子、晶體管5805的第二端子、晶體管5806的第二端子和晶體管5802的柵極的節(jié)點由N581表示。此外，晶體管5804的柵極和晶體管5806的柵極的節(jié)點由N582表示。此外，晶體管5803的柵極和晶體管5805的柵極的節(jié)點由N563表示。晶體管5801的柵極連接到線路5814，晶體管5801的第一端子連接到線路5810， 晶體管5801的第二端子連接到節(jié)點N581。晶體管5807的柵極連接到線路5815，晶體管 5807的第一端子連接到線路5811，晶體管5807的第二端子連接到節(jié)點N581。電路5808的兩個輸入端子分別連接到節(jié)點N581和線路5812，電路5808的輸出端子連接到節(jié)點N582。 電路5809的兩個輸入端子分別連接到節(jié)點N581和線路5813，電路5809的輸出端子連接到節(jié)點N583。晶體管5806的柵極連接到節(jié)點N582，晶體管5806的第一端子連接到線路 5811，晶體管5806的第二端子連接到節(jié)點N581。晶體管5805的柵極連接到節(jié)點N583，晶體管5805的第一端子連接到線路5811，晶體管5805的第二端子連接到節(jié)點N581。晶體管 5804的柵極連接到節(jié)點N582，晶體管5804的第一端子連接到線路5811，晶體管5804的第二端子連接到線路5816。晶體管5803的柵極連接到節(jié)點N583，晶體管5803的第一端子連接到線路5811，晶體管5803的第二端子連接到線路5816。晶體管5802的柵極連接到節(jié)點 N581，晶體管5802的第一端子連接到線路5813，晶體管5802的第二端子連接到線路5816。此外，晶體管5801到5807的每個都是P溝道晶體管。電路5808和電路5809中包含的每個晶體管也是P溝道晶體管。因此，由于可以僅使用P溝道晶體管形成圖58中的觸發(fā)電路，因此不需要形成N 溝道晶體管的步驟。于是，在圖58中的觸發(fā)電路中，可以簡化制造工藝，從而能夠降低制造成本并能夠提高成品率。 此外，將電源電勢VDD提供給線路5811，將電源電勢VSS提供給線路5810。注意， 電源電勢VDD高于電源電勢VSS。還要注意，可以將數(shù)字信號、模擬信號等提供給線路5810 和線路5811的每個，或者可以將另一電源電勢提供給它們。
此外，將信號提供給線路5812到5815的每個。注意，提供給線路5812到5815的每個的信號為二元數(shù)字信號。還要注意，可以將電源電勢VDD、電源電勢VSS或另一電源電勢提供給線路5812到5815的每個?；蛘撸梢詫⒛M信號提供給線路5812到5815的每個。接著，參考圖59描述圖58中所示的觸發(fā)電路的運行。圖59為圖58所示的觸發(fā)電路的時間圖的例子。圖59中的時間圖示出了線路5812 的電勢、線路5813的電勢、線路5814的電勢、節(jié)點N581的電勢、節(jié)點N582的電勢、節(jié)點N583 的電勢、線路5816的電勢、晶體管5804和晶體管5806的導通/截止關(guān)系、晶體管5803和晶體管5805的導通/截止關(guān)系，以及線路5815的電勢。通過將整個時段分成時段Tl到T4來描述圖59中的時間圖。此外，通過將整個時段分成時段T3a和時段Bb描述時段T3。注意，在除了時段Tl、T2和Bb之外的時段中依次重復時段T3a和時段T4。首先，描述時段Tl中的運行。在時段Tl中，將L電平信號提供給線路5812，將H電平信號提供給線路5813，將L電平信號提供給線路5814并將H電平信號提供給線路5815。因此，晶體管5801導通，晶體管5807截止。此時，通過晶體管5801將電源電勢 VSS提供給節(jié)點N581，使得節(jié)點N581的電勢降低。因此，電路5808向節(jié)點N582輸出H電平信號，晶體管5804和晶體管5806截止。此外，電路5809向節(jié)點N583輸出H電平信號， 晶體管5803和晶體管5805截止。注意，節(jié)點N581的電勢一直降低到晶體管5801截止為止。當節(jié)點N581的電勢變成等于電源電勢VSS與晶體管5801的閾值電壓Vth5801的絕對值之和(VSS+1 Vth58011) 時，晶體管5801截止。因此，節(jié)點N581的電勢變成VSS+| Vth58011，節(jié)點N581變成浮置狀態(tài)。因此，晶體管5802導通。由于通過晶體管5802將線路5813的H電平信號提供給線路5816，線路5816的電勢變成等于電源電勢VDD。 接著，描述時段T2中的運行。在時段T2中，將H電平信號提供給線路5812，將L電平信號提供給線路5813，將H電平信號提供給線路5814并將H電平信號提供給線路5815。因此，晶體管5801截止，晶體管5807保持截止。此時，節(jié)點N581的電勢保持在 VSS+I Vth58011。于是，電路5808向節(jié)點N582輸出H電平信號，晶體管5804和晶體管5806 保持截止。此外，電路5809向節(jié)點N583輸出H電平信號，晶體管5803和晶體管5805保持截止。注意，由于向線路5813提供L電平信號，線路5816的電勢開始降低。因此，通過引導操作，節(jié)點N581的電勢變成等于或低于電源電勢VSS減去晶體管5802的閾值電壓 Vth5802的絕對值所得的值(VSS-|Vth5802|)。于是，線路5816的電勢降低到等于電源電勢 VSS。接著，描述時段T3b中的運行。在時段T3b中，將L電平信號提供給線路5812，將 H電平信號提供給線路5813，將H電平信號提供給線路5814并將L電平信號提供給線路 5815。因此，晶體管5801截止，晶體管5807導通。由于通過晶體管5807將電源電勢VDD 提供給節(jié)點N581，節(jié)點N561的電勢升高。于是，電路5808向節(jié)點N582輸出H電平信號，晶體管5804和晶體管5806保持截止。此外，電路5809向節(jié)點N583輸出L電平信號，晶體管 5803和晶體管5805導通。注意，由于節(jié)點N581變成H電平，晶體管5802截止。由于通過晶體管5803將電源電勢VDD提供給線路5816，線路5816的電勢變成等于電源電勢VDD。接著，描述時段T4中的運行。在時段T4中，將H電平信號提供給線路5812，將L電平信號提供給線路5813，將H電平信號提供給線路5814并將H電平信號提供給線路5815。因此，晶體管5801保持截止，晶體管5807截止。節(jié)點N581的電勢保持在H電平。 于是，電路5808向節(jié)點N582輸出L電平信號，晶體管5804和晶體管5806導通。此外，電路5809向節(jié)點N583輸出H電平信號，晶體管5803和晶體管5805截止。注意，由于節(jié)點N581保持在H電平，晶體管5802截止。由于通過晶體管5804將電源電勢VDD提供給線路5816，線路5816的電勢保持等于電源電勢VDD。接著，描述時段T3a中的運行。在時段T3a中，將L電平信號提供給線路5812，將 H電平信號提供給線路5813，將H電平信號提供給線路5814并將H電平信號提供給線路 5815。因此，晶體管5801截止，晶體管5807截止。節(jié)點N581的電勢保持在H電平。于是，電路5808向節(jié)點N582輸出H電平信號，晶體管5804和晶體管5806截止。此外，電路 5809向節(jié)點N583輸出L電平信號，晶體管5803和晶體管5805導通。注意，由于節(jié)點N581保持在H電平，晶體管5802截止。由于通過晶體管5803將電源電勢VDD提供給線路5816，線路5816的電勢保持等于電源電勢VDD。通過上述操作，在時段Tl中圖58中的觸發(fā)電路將處于L電平的節(jié)點N581保持在浮置狀態(tài)中。在時段T2中，圖58中的觸發(fā)電路通過引導操作將節(jié)點N581的電勢設(shè)定為等于或低于VSS-|Vth5802|，使得線路5816的電勢等于電源電勢VSS。此外，在時段T3a中，晶體管5803導通，將電源電勢VDD提供給線路5816。此夕卜， 在時段T4中，晶體管5804導通，將電源電勢VDD提供給線路5816。因此，圖58中的觸發(fā)電路能夠在時段T3a和T4中一直向線路5816供應電源電勢VDD。此外，在時段T3b中，晶體管5805導通，將電源電勢VDD提供給節(jié)點N581。此夕卜， 在時段T4中，晶體管5806導通，將電源電勢VDD提供給節(jié)點N581。因此，圖58中的觸發(fā)電路能夠在時段Bb和T4中一直向節(jié)點N581供應電源電勢VDD。此外，圖58中的觸發(fā)電路不包括在所有的時段Tl到T4中都導通的晶體管。亦即， 圖58中的觸發(fā)電路不包括總是或幾乎總是導通的晶體管。因此，圖58中的觸發(fā)電路能夠抑制晶體管的特性劣化和由于特性劣化導致的閾值電壓漂移。注意，晶體管5801到5807具有類似于晶體管5601到5607的功能。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式8)參考圖60，本實施模式將描述使用了實施模式5和6中所述的觸發(fā)電路的移位寄存器。圖60示出了使用了實施模式5和6中所述的觸發(fā)電路的移位寄存器的例子。圖 60中的移位寄存器包括多個觸發(fā)電路6001。
注意，觸發(fā)電路6001類似于實施模式5和6中所示的觸發(fā)電路。在圖60中，示出了第(n-1)級觸發(fā)電路6001 (n-1)、第η級觸發(fā)電路6001 (η)和第(η+1)級觸發(fā)電路6001 (η+1)。注意，η為偶數(shù)。還要注意，偶數(shù)編號級中的觸發(fā)電路的輸入端子ΙΝ601連接到線路6005，奇數(shù)編號級中的觸發(fā)電路的輸入端子ΙΝ601連接到線路 6004。注意，輸入端子ΙΝ601連接到圖27中的線路2711、圖36中的線路3613、圖44中的線路4411和圖48中的線路4813的每個。輸入端子ΙΝ602連接到圖27中的線路2712、圖 36中的線路3614、圖44中的線路4412和圖48中的線路4814的每個。輸入端子ΙΝ603連接到圖27中的線路2713、圖36中的線路3615、圖44中的線路4413和圖48中的線路4815 的每個。輸入端子ΙΝ604連接到圖27中的線路2709、圖36中的線路3611、圖44中的線路 4410和圖48中的線路4812的每個。輸入端子ΙΝ605連接到圖27中的線路2710、圖36中的線路3612、圖44中的線路4409和圖48中的線路4812的每個。輸出端子ΙΝ606連接到圖27中的線路2714、圖36中的線路3616、圖44中的線路4414和圖48中的線路4816的每個。將電源電勢VDD提供給線路6002，將電源電勢VSS提供給線路6003。注意，電源電勢VDD高于電源電勢VSS。不過，可以將數(shù)字信號、模擬信號、其他電源電勢等提供給線路 6002和線路6003。將信號提供給線路6004、線路6005和線路6006。注意，提供給線路6004、線路 6005和線路6006的每個的信號為二元數(shù)字信號。不過，可以將電源電勢VDD、電源電勢VSS 或另一電源電勢提供給線路6004、線路6005和線路6006的每一個。或者，可以將模擬信號提供給線路6004、線路6005和線路6006的每個。注意，將第(η-2)級觸發(fā)電路6001的輸出信號提供給線路6006。接著，將參考圖61中的時間圖描述圖60中所示的移位寄存器的運行。圖61示出了圖60中所示的移位寄存器的時間圖例子。圖61中的時間圖示出了線路6004的電勢、線路6005的電勢、輸出端子0UT606 (η-2)的電勢、輸出端子0UT606 (η_1) 的電勢、輸出端子0UT606(n)的電勢和輸出端子0UT606(n+l)的電勢。注意，圖61中的時間圖示出了觸發(fā)電路6001由N溝道晶體管構(gòu)成的情形。當觸發(fā)電路6001由P溝道晶體管構(gòu)成時，僅需要顛倒H電平信號和L電平信號。 注意，將通過將整個時段分成時段T1到時段T8描述圖61中的時間圖。首先，描述時段Tl中的運行。在時段Tl中，觸發(fā)電路6001 (n-1)執(zhí)行實施模式5 和6中所示的時段Tl中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Τ4 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Τ3中的操作。接著，描述時段Τ2中的運行。在時段Τ2中，觸發(fā)電路6001 (n-1)執(zhí)行實施模式5 和6中所示的時段T2中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Tl 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Τ4中的操作。因此，從觸發(fā)電路6001 (n-1)的輸出端子0UT606輸出H電平信號。接著，描述時段T3中的運行。在時段T3中，觸發(fā)電路6001 (n-1)執(zhí)行實施模式5 和6中所示的時段T3b中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Τ2 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Tl中的操作。
因此，從觸發(fā)電路6001 (η)的輸出端子0UT606輸出H電平信號。接著，描述時段Τ4中的運行。在時段Τ4中，觸發(fā)電路6001 (η-1)執(zhí)行實施模式5 和6中所示的時段Τ4中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Bb 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Τ2中的操作。因此，從觸發(fā)電路6001 (η+1)的輸出端子0UT606輸出H電平信號。接著，描述時段Τ5中的運行。在時段Τ5中，觸發(fā)電路6001 (η-1)執(zhí)行實施模式5 和6中所示的時段T3a中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Τ4 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Bb中的操作。接著，描述時段Τ6中的運行。在時段Τ6中，觸發(fā)電路6001 (η-1)執(zhí)行實施模式5 和6中所示的時段Τ4中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段T3a 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Τ4中的操作。接著，描述時段Τ7中的運行。在時段Τ7中，觸發(fā)電路6001 (η-1)執(zhí)行實施模式5 和6中所示的時段T3a中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段Τ4 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段T3a中的操作。接著，描述時段T8中的運行。在時段T8中，觸發(fā)電路6001 (η-1)執(zhí)行實施模式5 和6中所示的時段Τ4中的操作；觸發(fā)電路6001 (η)執(zhí)行實施模式5和6中所示的時段T3a 中的操作；觸發(fā)電路6001 (η+1)執(zhí)行實施模式5和6中所示的時段Τ4中的操作。通過這種方式，當把實施模式5和6中所示的觸發(fā)電路用于圖60所示的移位寄存器時，移位寄存器中所包括的所有晶體管可以是N溝道型或P溝道型。此外，由于圖60中所示的移位寄存器中包含的所有晶體管可以是N溝道晶體管， 可以將非晶硅用于半導體層，從而實現(xiàn)了簡化的制造工藝。因此，能夠?qū)崿F(xiàn)制造成本的降低和成品率的提高。此外，可以形成大型顯示屏板。此外，當把圖60所示的移位寄存器用于半導體裝置時，即使在使用特性容易劣化的非晶硅時半導體裝置也可以具有長的使用壽命。由非晶硅形成的晶體管的特性容易劣化。因此，在使用非晶硅形成圖60中的移位寄存器所包括的晶體管時，不僅能夠獲得諸如制造成本降低和成品率提高的優(yōu)點，而且可以解決晶體管特性劣化的問題。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式9)參考圖62，實施模式將描述使用了實施模式8中所述的移位寄存器的源極驅(qū)動
ο圖62所示的電路為使用了實施模式8所示的移位寄存器的電路配置的例子。圖62所示的電路包括移位寄存器6501和多個開關(guān)6503。此外，移位寄存器6501 具有多個輸出端子OUT。在圖62中，示出了第一級的開關(guān)6503、負載6504和輸出端子OUT，第二級、第三級和第η級。此外，η為至少為二的自然數(shù)。移位寄存器6501類似于實施模式8中所示的移位寄存器。如圖62中的電路所示，線路6502通過開關(guān)6503連接到負載6504。此外，開關(guān) 6503由移位寄存器6501控制。
此外，將傳輸信號提供給線路6502。傳輸信號可以是電流或電壓。注意，雖然未示出，將多個控制信號和多個電源電勢提供給移位寄存器6501。接著，描述圖62中所示的電路的運行。移位寄存器6501從第一級的輸出端子OUT(I)依次輸出H電平信號或L電平信號。 同時，從第一級依次導通開關(guān)6503。然后，通過開關(guān)6503從第一級將傳輸信號依次提供給負載6504。注意，當從第一級的輸出端子OUT(I)依次輸出H電平信號時，將N溝道晶體管用作開關(guān)6503。另一方面，當從第一級的輸出端子OUT(I)依次輸出L電平信號時，將P溝道晶體管用作開關(guān)6503。在圖62中的電路中，在開關(guān)6503的導通/截止時間改變傳輸信號時，可以將不同的電壓或電流提供給多個負載6504。這里，描述移位寄存器6501和開關(guān)6503的功能。移位寄存器6501具有輸出選擇是否導通或截止開關(guān)6503的信號。此外，移位寄存器6501類似于實施模式8中所示的移位寄存器。每個開關(guān)6503具有選擇是否將線路6502連接到負載6504的功能。通過這種方式，當將實施模式8中所示的移位寄存器用于圖62所示的電路時，如上所述，電路中所包括的所有晶體管可以是N溝道型或P溝道型。注意，在圖62中的電路中，僅通過移位寄存器的一個輸出信號控制一個開關(guān)的導通/截止。不過，可以由移位寄存器的一個輸出信號控制多個開關(guān)的導通/截止。于是，參考圖63描述由移位寄存器的一個輸出信號控制三個開關(guān)的導通/截止的配置。圖63所示的電路包括移位寄存器6601和多個開關(guān)組6605。移位寄存器6601具有多個輸出端子OUT。開關(guān)組6605的每個具有三個開關(guān)。此外，負載組6606的每個具有三個負載。在圖63中，示出了第一級、第二級、第三級和第η級的開關(guān)組6605、負載組6606和輸出端子OUT。此外，η為至少為二的自然數(shù)。移位寄存器6601類似于實施模式8中所示的移位寄存器。如圖63中的電路所示，通過每個開關(guān)組6605中包括的三個開關(guān)將線路6603和線路6604連接到每個負載組6606中包括的三個負載。此外，每個開關(guān)組6605中包括的三個開關(guān)由移位寄存器6601控制。將傳輸信號1提供給線路6602，將傳輸信號2提供給線路6603，將傳輸信號提供給線路6604。傳輸信號1、2和3可以是電流或電壓。注意，雖然未示出，將多個控制信號和多個電源電勢提供給移位寄存器6601。接著，描述圖63中所示的電路的運行。移位寄存器6601從第一級的輸出端子OUT(I)依次輸出H電平信號或L電平信號。 同時，從第一級依次在同一時間導通每個開關(guān)組6605中包括的三個開關(guān)。然后，從第一級通過開關(guān)組6505將傳輸信號1、2和3依次提供給每個負載組6606中包括的負載。注意，當從移位寄存器6601的第一級的輸出端子OUT(I)依次輸出H電平信號時， 將N溝道晶體管用作開關(guān)組6605中包括的開關(guān)。另一方面，當從移位寄存器6601的第一級的輸出端子OUT(I)依次輸出L電平信號時，將P溝道晶體管用作開關(guān)組6605中包括的開關(guān)。在圖63中的電路中，當在每個開關(guān)組6605中包括的開關(guān)的導通/截止時間改變傳輸信號1、2和3時，可以將不同的電壓或電流提供給每個負載組6606中包括的負載。這里，描述移位寄存器6601和開關(guān)組6605的功能。移位寄存器6601具有輸出選擇是否同時導通或截止開關(guān)組6605中包括的開關(guān)的信號的功能。此外，移位寄存器6601類似于實施模式8中所示的移位寄存器。每個開關(guān)組6605具有選擇是否將線路6602、線路6603和線路6604連接到負載組 6606的功能。通過這種方式，在圖63所示的電路中，可以使用移位寄存器6601的一個輸出信號控制多個開關(guān)的導通/截止。此外，如上所述，當使用實施模式8中的移位寄存器時，電路中包括的所有晶體管可以是N溝道型或P溝道型。這里，參考圖64描述不同于圖62和63中所示的可以使用實施模式8中所示的移
位寄存器的另一配置。圖64中所示的電路包括移位寄存器6701和多個開關(guān)組6705。移位寄存器6701 具有三個輸出端子OUT。開關(guān)組6705的每個具有三個開關(guān)。此外，負載組6706的每個具有三個負載。在圖64中，示出了第一級、第二級、第三級和第η級的開關(guān)組6705和負載組6706。移位寄存器6701與實施模式8中所示的相同。如圖64中的電路所示，多個線路6707均通過每個開關(guān)組6705中包括的三個開關(guān)連接至每個負載組6706中包括的三個負載。此外，每個開關(guān)組6705中包括的三個開關(guān)由移位寄存器6701控制。將來自第一級移位寄存器6701的輸出端子OUT(I)的輸出信號提供給線路6702。 將來自第二級移位寄存器6701的輸出端子0UTQ)的輸出信號提供給線路6703。將來自第三級移位寄存器6701的輸出端子0UTC3)的輸出信號提供給線路6704。此外，將傳輸信號1提供給第一級的線路6707(1)，將傳輸信號2提供給第二級的線路6707 (2)，將傳輸信號3提供給第三級的線路6707 (3)。傳輸信號1、2和3可以是電流或電壓。注意，雖然未示出，將多個控制信號和多個電源電勢提供給移位寄存器6701。接著，描述圖64中所示的電路的運行。移位寄存器6701從第一級的輸出端子OUT(I)依次輸出H電平信號或L電平信號。 同時，從第一級依次逐個地導通每個開關(guān)組6705中包括的開關(guān)。因此，將一個傳輸信號依次提供給每個負載組6706中包括的負載。注意，當從第一級移位寄存器6701的輸出端子OUT(I)依次輸出H電平信號時，將 N溝道晶體管用作開關(guān)組6705中包括的開關(guān)。另一方面，當從第一級移位寄存器6701的輸出端子OUT(I)依次輸出L電平信號時，將P溝道晶體管用作開關(guān)組6705中包括的開關(guān)。在圖64中的電路中，當在每個開關(guān)組6705中包括的開關(guān)的導通/截止時間改變每個傳輸信號時，可以將不同的電壓或電流提供給每個負載組6706中包括的負載。通過這種方式，在圖64中所示的電路中，可以通過將一個傳輸信號提供給多個負載減小傳輸信號的數(shù)量。在圖64中，可以將傳輸信號的數(shù)量減少到1/3，因為在每個開關(guān)組中提供了三個開關(guān)。此外，如上所述，當使用實施模式8中的移位寄存器時，電路中包括的所有晶體管可以是N溝道型或P溝道型。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式10)參考圖65，本實施模式將描述在實施模式3中描述的觸發(fā)電路的布局圖。圖65為圖27中所示的觸發(fā)電路的布局圖。注意，圖65中所示的觸發(fā)電路的布局圖示出了將多晶半導體(多晶硅)用于晶體管的半導體層的情形。此外，將參考圖65描述該情形，其中形成了半導體層6801、柵電極層6802和線路層6803。在圖65中的觸發(fā)電路的布局圖中，設(shè)置了晶體管2701到2708。注意，在圖65中的觸發(fā)電路的布局圖中，晶體管2705具有雙柵極結(jié)構(gòu)。線路2709設(shè)置于每個晶體管和線路2711a、2711b之間。這是因為，提供給線路 2711a和2711b的信號可能是噪聲，這又可能給每個晶體管的運行造成不利影響。因此，通過在每個晶體管和線路2711a、2711b之間設(shè)置線路2709，可以抑制噪聲。接著，圖66示出了使用非晶半導體(非晶硅)的觸發(fā)電路的布局圖。注意，線路2709設(shè)置于每個晶體管和線路2711a、2711b之間。這是因為，提供給線路2711a和2711b的信號可能是噪聲，這又可能給每個晶體管的運行造成不利影響。因此，通過在每個晶體管和線路2711a、2711b之間設(shè)置線路2709，可以抑制噪聲。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式11)參考圖75A和75B，本實施模式將描述其中形成有多個像素的屏板的例子。在圖 75A中，屏板191包括像素部分591，其中以矩陣形式設(shè)置多個像素590。像素部分591可以具有有源矩陣結(jié)構(gòu)，其中在每一個像素590中設(shè)置諸如薄膜晶體管的開關(guān)元件。作為提供于像素590中的顯示介質(zhì)，可以使用諸如電致發(fā)光元件或液晶元件的發(fā)光元件。注意，如圖75B所示，可以在與像素部分591相同的襯底上方提供用于驅(qū)動像素部分591的驅(qū)動電路。在圖75B中，用與圖75A中相同的附圖標記表示與圖75A中相同的部分，并省略其描述。在圖75B中，源極驅(qū)動器593和柵極驅(qū)動器594被示為驅(qū)動電路。注意， 本發(fā)明不限于此，除了源極驅(qū)動器593和柵極驅(qū)動器594之外，可以提供另一驅(qū)動電路?；蛘?，可以利用不同的襯底形成驅(qū)動電路并將其安裝在形成了像素部分591的襯底上。例如， 可以利用玻璃襯底形成具有薄膜晶體管的像素部分591，可以利用單晶襯底形成驅(qū)動電路， 從而可以通過COG (玻璃上芯片)將IC芯片連接到玻璃襯底?；蛘撸梢酝ㄟ^TAB(帶式自動接合)或使用印制電路板將IC芯片連接至玻璃襯底?？梢岳帽∧ぞw管在與像素部分591相同的襯底上形成驅(qū)動電路，上述薄膜晶體管是通過與像素590中包括的薄膜晶體管相同的工藝形成的?？梢岳枚嗑О雽w或非晶半導體形成每個薄膜晶體管的溝道形成區(qū)。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。
(實施模式12)圖76A示出了圖75A和75B所示的像素部分591的構(gòu)造實例(以下稱為第一像素構(gòu)造)。像素部分591包括多個源極信號線Sl到Sp (ρ為自然數(shù))、多個與所示多個源極信號線Sl到Sp相交的掃描線Gl到Gq(q為自然數(shù))，以及提供于源極信號線Sl到Sp和掃描線Gl到Gq的每個交點處的像素690。圖76B示出了圖76A中的像素690的構(gòu)造。在圖76B中，示出了像素690，其形成于多個源極信號線Sl到Sp中的一個源極線&c(x為不大于ρ的自然數(shù))與多個掃描線Gl到 Gy中的一個掃描線Gy (y為不大于q的自然數(shù))的交點處。像素690包括第一晶體管691、 第二晶體管692、電容器693和發(fā)光元件694。注意，本實施模式示出了一個例子，其中，發(fā)光元件694具有一對電極且利用在該一對電極之間流動的電流發(fā)光。此外，可以將第二晶體管692等的寄生電容積極地用作電容器693。第一晶體管691和第二晶體管692可以是 N溝道晶體管或P溝道晶體管。作為像素690中包括的晶體管，可以使用薄膜晶體管。第一晶體管691的柵極連接到掃描線Gy，第一晶體管691的源極和漏極之一連接到源極信號線Sx，另一個連接到第二晶體管692的柵極和電容器693的電極之一。電容器 693的另一個電極連接到被供以電勢V3的端子695。第二晶體管692的源極和漏極之一連接到發(fā)光元件694的電極之一，另一個連接到被供以電勢V2的端子696。發(fā)光元件694的另一個電極連接到被供以電勢Vl的端子697。描述圖76A和76B中所示的像素部分591的顯示方法。選擇多個掃描線Gl到Gq之一。盡管選擇了掃描線，將視頻信號輸入到多個源極信號線Sl到Sp的全部。通過這種方式，將視頻信號輸入到像素部分591中的一行像素中。 通過依次選擇多個掃描線Gl到Gq并執(zhí)行類似操作，將視頻信號輸入到像素部分591中的所有像素690中。將描述像素690的運行，在從多個掃描線Gl到Gq中選擇了一個掃描線Gy時，像素690從多個源極信號線Sl到Sp中的一個源極信號線接收視頻信號。當選擇了掃描線 Gy后，第一晶體管691導通。晶體管的“導通”狀態(tài)表示其源極和漏極是連接的，而晶體管的“截止”狀態(tài)表示其源極和漏極未連接。當?shù)谝痪w管691導通時，通過第一晶體管691 將輸入到源極信號線的視頻信號輸入到第二晶體管692的柵極?；谳斎氲囊曨l信號選擇第二晶體管692的導通/截止狀態(tài)。當選擇第二晶體管692的導通狀態(tài)時，第二晶體管692的漏極電流流入發(fā)光元件694，使得發(fā)光元件694發(fā)光。當?shù)诙w管692導通時，電勢V2和電勢V3具有保持在恒定水平的電勢差。電勢V2和電勢V3還可以具有相同電平。當將電勢V2和電勢V3設(shè)定在相同電平時，可以將端子695和端子696連接至同一線路。當選擇發(fā)光元件694發(fā)光時，將電勢Vl和電勢V2設(shè)定為具有預定電勢差。通過這種方式，電流流入發(fā)光元件694中，使得發(fā)光元件694發(fā)光。注意，線路和電極是利用從鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、 鉻(Cr)、鎳(Ni)、鉬(Pt)、金(Au)、銀(Ag)、銅(Cu)、鎂(Mg)、鈧( )、鈷(Co)、鋅(Si)、鈮 (Nb)、硅(Si)、磷(P)Jf (B)、砷(As)、鎵(Ga) JB ( )、錫(Sn)、和氧(0)中選擇的一種或多種元素；含有一種或多種這樣的元素的化合物或合金材料(例如氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化硅的氧化銦錫(ITSO)、氧化鋅(SiO)、鋁釹(Al-Nd)或鎂銀(Mg-Ag))；通過組合這樣的化合物獲得的襯底等形成的?；蛘撸梢允褂蒙鲜霾牧虾凸璧幕衔?硅化物)(例如鋁硅、鉬硅或鎳硅化物)，或上述材料和氮化物的化合物(例如氮化鈦、氮化鉭或氮化鉬等)。注意，硅(Si)可以含有大量N型雜質(zhì)(例如磷)或P型雜質(zhì)(例如硼)。當硅含有這樣的雜質(zhì)時，電導率得到提高，或者硅以類似于普通導體的方式工作；因此，可以容易地將其用作線路或電極。硅可以單晶態(tài)、多晶態(tài)(多晶硅)和非晶態(tài)(非晶硅)中的任一種形態(tài)。在使用單晶硅或多晶硅時，可以降低電阻。在使用非晶硅時，可以簡化制造工藝。注意，在使用具有高導電性的鋁或銀時，可以減小信號延遲。此外，由于可以容易地蝕刻鋁和銀，因此可以容易地對它們構(gòu)圖，于是精細處理成為可能。還要注意，在使用具有高導電性的銅時，可以降低信號延遲。同樣優(yōu)選的是使用鉬，因為即使在其接觸硅或諸如ITO 或IZO的氧化物半導體時其也不會導致諸如材料缺陷的問題；能夠容易地構(gòu)圖和蝕刻它； 且其具有高耐熱性。同樣優(yōu)選的是使用鈦，因為即使在其接觸硅或諸如ITO或IZO的氧化物半導體時其也不會導致諸如材料缺陷的問題；能夠容易地構(gòu)圖和蝕刻它；且其具有高耐熱性。同樣優(yōu)選的是使用具有高耐熱性的鎢或釹。具體而言，優(yōu)選使用釹和鋁的合金，因為耐熱性得到提高且鋁幾乎沒有小丘。同樣優(yōu)選的是使用硅，因為其能夠與晶體管的半導體層同時形成，且還具有高耐熱性。還要注意，氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化硅的氧化銦錫(ITSO)、氧化鋅(SiO)和硅(Si)具有透光特性；因此，可以將它們用于透光的部分，這是優(yōu)選的。例如，這種材料可以被用作像素電極或公共電極。注意，可以將線路和電極形成為具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。當使用單層結(jié)構(gòu)時，可以簡化制造工藝且還可以減少制造時間和成本。另一方面，當使用多層結(jié)構(gòu)時，可以有效地利用每種材料的優(yōu)勢，同時可以降低每種材料的不足，由此可以形成具有高性能的線路和電極。例如，當形成多層結(jié)構(gòu)以使其含有低電阻材料(例如鋁)時，可以降低線路的電阻。 此外，當形成多層結(jié)構(gòu)使其含有高耐熱性材料時，例如具有優(yōu)勢的低電阻材料夾在高耐熱性材料之間的疊層結(jié)構(gòu)，可以提高線路或電極整體的耐熱性。例如，優(yōu)選形成含鋁層夾在含鉬或鈦的層之間的疊層結(jié)構(gòu)。此外，當線路或電極所具有與由不同材料制成的另一線路、電極等直接接觸的部分時，它們可能會彼此造成不利影響。例如，存在一種材料被混合到另一種材料中的情形，由此材料的屬性發(fā)生變化，這又在制造過程中防礙了最初目標的實現(xiàn)或?qū)е聠栴}，從而不能進行正常的制造。在這種情況下，可以通過將層夾在其它層之間或用另一層覆蓋層來解決該問題。例如，為了使氧化銦錫(ITO)和鋁互相接觸，優(yōu)選在它們之間夾置鈦或鉬。此外，為了使硅和鋁相互接觸，優(yōu)選在它們之間夾置鈦或鉬。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式13)圖77A示出了圖75A和75B中所示的像素部分591的構(gòu)造實例。圖77A示出了與實施模式12中所示的第一像素構(gòu)造不同的構(gòu)造(以下稱為第二像素構(gòu)造)。像素部分591 包括多個源極信號線Sl到Sp (ρ為自然數(shù))；多個與所述多個源極信號線Sl到Sp相交的掃描線Gl到Gq(q為自然數(shù))和多個掃描線Rl到Rq，以及提供于源極信號線Sl到Sp、掃描線Gl到Gq和掃描線Rl到Rq的每個交點處的像素790。圖77B示出了圖77A中的像素790的構(gòu)造。在圖77B中，示出了像素790，其形成于多個源極信號線Sl到Sp中的一個源極線(χ為不大于ρ的自然數(shù))、多個掃描線Gl到 Gq中的一個掃描線Gy (y為不大于q的自然數(shù))以及多個掃描線Rl到Rq中的一個掃描線Ry的交點處。注意，在具有圖77B中所示的構(gòu)造的像素中，由與圖76B中相同的附圖標記表示與圖76B中相同的部分，且省略它們的描述。圖77B與圖76B的不同之處在于，其具有第三晶體管791。第三晶體管791可以是N溝道晶體管或P溝道晶體管。作為像素790中包括的晶體管，可以使用薄膜晶體管。第三晶體管791的柵極連接到掃描線Ry，第三晶體管791的源極和漏極之一連接到第二晶體管692的柵極和電容器693的電極之一，另一個連接到被供以電勢V4的輸出端子 792。描述圖77A和圖77B中所示的像素部分591的顯示方法。點亮發(fā)光元件694的方法與實施模式12中描述的相同。在具有圖77A和77B中所示的構(gòu)造的像素中，通過提供掃描線Ry和第三晶體管791，即使從源極信號輸出了視頻信號，也可以使像素790中的發(fā)光元件694不發(fā)光?？梢酝ㄟ^輸入到掃描線Ry中的信號設(shè)定像素790中的發(fā)光元件694的發(fā)光時間。于是，可以設(shè)定比依次選擇所有掃描線Gl到 Gq的時段短的發(fā)光時段。通過這種方式，在通過分時灰度級方法執(zhí)行顯示的時候，可以設(shè)定短的子幀周期，因此，可以表達高灰度級。僅需要將電勢V4設(shè)定在第三晶體管791導通時能夠截止第二晶體管692的電平。 例如，當?shù)谌w管791導通時，可以將電勢V4設(shè)定為具有與電勢V3相同的電平。通過將電勢V3和V4設(shè)定在相同電平，可以釋放電容器693中保持的電荷，且可以將第二晶體管 692的源極和柵極之間的電壓設(shè)定為零，從而能夠使第二晶體管692截止。注意，為了將電勢V3和電勢V4設(shè)定在相同電平，可以將端子695和端子792連接至相同線路。注意，第三晶體管791的位置不局限于圖77B所示的一種。例如，可以將第三晶體管791與第二晶體管692串聯(lián)設(shè)置。在這種構(gòu)造中，通過由輸入到掃描線Ry的信號截止第三晶體管791，能夠切斷流入發(fā)光元件694的電流，使得發(fā)光元件694不發(fā)光。可以用二極管代替圖77B中所示的第三晶體管791。圖77C示出了第三晶體管791 被二極管替代的像素構(gòu)造。注意，在圖77C中，用與圖77B中相同的附圖標記表示與 77B中相同的部分，并省略其描述。二極管781的電極之一連接到掃描線Ry，另一個電極連接到第二晶體管692的柵極和電容器693的電極之一。二極管781在從一個電極到另一個電極的方向上提供電流。將P溝道晶體管用作第二晶體管692。通過提高二極管781的電極之一的電勢，可以提高第二晶體管692的柵極電勢，從而能夠截止第二晶體管692。雖然圖77C示出了二極管781在從連接至掃描線Ry的一個電極到連接至第二晶體管692的柵極的另一個電極的方向上提供電流且P溝道晶體管被用作第二晶體管692的配置，但本發(fā)明不限于此。還可以使用二極管781在從連接至第二晶體管692的柵極的電極到連接至掃描線Ry的電極的方向上提供電流且將N溝道晶體管用作第二晶體管692的配置。當?shù)诙w管692為N溝道晶體管時，可以通過降低二極管781的電極之一的電勢使第二晶體管692截止，使得第二晶體管692的柵極電勢降落。作為二極管781，可以使用以二極管方式連接的晶體管。以二極管方式連接的晶體管意味著晶體管的漏極和柵極連接到一起。作為以二極管方式連接的晶體管，可以使用 P溝道晶體管或N溝道晶體管。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式14)圖78A示出了圖75A和75B所示的像素部分591的構(gòu)造實例(以下稱為第三像素構(gòu)造)。像素部分591包括多個源極信號線Sl到Sp (ρ為自然數(shù))、多個與所示多個源極信號線Sl到Sp相交的掃描線Gl到Gq(q為自然數(shù))，以及提供于源極信號線Sl到Sp和掃描線Gl到Gq的每個交點處的像素690。圖78B示出了圖78A中的像素690的構(gòu)造。在圖78B中，示出了像素690，其形成于多個源極信號線Sl到Sp中的一個源極線&c(x為不大于ρ的自然數(shù))與多個掃描線Gl 到Gq中的一個掃描線Gy (y為不大于q的自然數(shù))的交點處。此外，對應于每一行提供電容線CO。像素690包括晶體管4691、液晶元件4692和電容器4693。晶體管4691可以是N 溝道晶體管或P溝道晶體管。作為像素690中包括的晶體管，可以使用薄膜晶體管。晶體管4691的柵極連接到掃描線Gy，晶體管4691的源極和漏極之一連接到源極信號線&c，另一個連接到液晶元件4692的電極之一和電容器4693的電極之一。液晶元件 4692的另一個電極連接到被供以電勢VO的端子4694。電容器4693的另一個電極連接到電容線CO。向電容線CO提供與共給端子4694的電勢VO相同的電勢。描述圖78A和圖78B中所示的像素部分591的顯示方法。選擇掃描線Gl到Gq之一。盡管選擇了掃描線，將視頻信號輸入到多個源極信號線Sl到Sp的全部。通過這種方式，將視頻信號輸入到像素部分591中的一行像素中。通過依次選擇多個掃描線Gl到Gq并執(zhí)行類似操作，將視頻信號輸入到像素部分591中的所有像素690中。將描述像素690的運行，在從多個掃描線Gl到Gq中選擇了一個掃描線Gy時，像素690從多個源極信號線Sl到Sp中的一個源極信號線接收視頻信號。當選擇了掃描線Gy后，晶體管4691導通。晶體管的“導通”狀態(tài)表示其源極和漏極是連接的，而晶體管的“截止”狀態(tài)表示其源極和漏極未連接。當晶體管4691導通時，通過晶體管4691將輸入到源極信號線的視頻信號輸入到液晶元件4692的電極之一和電容器4693的電極之一。 通過這種方式，在液晶元件4692的一對電極之間施加電壓(該電壓對應于輸入視頻信號的電勢和端子4694處的電勢VO之間的電勢差)，由此液晶元件4692的透射率發(fā)生改變。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式15)在本實施模式中，描述實際形成像素的例子。圖67A和圖67B為實施模式12和13 中描述的屏板的像素的截面圖。這里，所示出的例子中，TFT被用作設(shè)置于像素中的開關(guān)元件，發(fā)光元件被用作設(shè)置于像素中的顯示介質(zhì)。在圖67A和67B中，附圖標記1000表示基板，1001表示基膜，1002表示半導體層， 1102表示半導體層，1003表示第一絕緣膜，1004表示柵電極，1104表示電極，1005表示第二絕緣膜，1006表示電極，1007表示第一電極，1008表示第三絕緣膜，1009表示發(fā)光層，1010 表示第二電極。附圖標記1100表示TFT，1011表示發(fā)光元件，1101表示電容器。在圖67A 和67B中，TFT 1100和電容器1101被示為像素中所包括的元件的典型例。首先描述圖67A 的結(jié)構(gòu)。
作為基板1000，可以使用鋇硼硅玻璃、鋁硼硅玻璃等制成的玻璃基板；石英基板； 陶瓷基板等?；蛘撸梢允褂镁哂行纬捎谄浔砻嫔系慕^緣膜的半導體基板或包括不銹鋼的金屬基板。也可以使用諸如塑料的由柔性合成樹脂制成的基板?；?000的表面可以通過拋光，例如CMP方法進行平坦化。作為基膜1001，可以使用由氧化硅、氮化硅、氧氮化硅等制成的絕緣膜。通過提供基膜1001，可以防止基板1000中所含的諸如Na的堿金屬或堿土金屬擴散到半導體層1002 中，否則這會對TFT 1100的特性造成不利影響。雖然圖67A和67B中的基膜1001具有單層結(jié)構(gòu)，也可以使用兩個或更多層的多個層。注意，當在(例如)使用石英基板的情況下不關(guān)心雜質(zhì)擴散的時候，不必一定要提供基膜1001。作為半導體層1002和半導體層1102，可以使用已經(jīng)被處理為預定形狀的晶態(tài)半導體膜或非晶半導體膜?？梢酝ㄟ^晶化非晶半導體膜獲得晶態(tài)半導體膜。作為結(jié)晶方法， 可以使用激光結(jié)晶方法、使用RTA或退火爐的熱結(jié)晶方法、使用促進結(jié)晶的金屬元素的熱結(jié)晶方法等。半導體層1002包括溝道形成區(qū)和一對摻有決定導電類型的雜質(zhì)元素的雜質(zhì)區(qū)。注意，還可以在溝道形成區(qū)和一對雜質(zhì)區(qū)之間提供摻有低濃度雜質(zhì)元素的雜質(zhì)區(qū)(LDD 區(qū))。半導體層1102可以具有整個區(qū)域都摻有賦予導電類型的雜質(zhì)元素的結(jié)構(gòu)。作為第一絕緣膜1003，可以使用氧化硅、氮化硅、氧氮化硅等，可以使用單層或多個膜的堆疊層。注意，也可以將含氫的膜用作第一絕緣膜1003，從而能夠氫化半導體層1002。對于柵電極1004和電極1104而言，可以使用從Ta、W、Ti、Mo、Al、Cu、Cr和Nd中選擇的元素，或者含有多種這樣的元素的合金或化合物。此外，可以形成柵電極1004和電極1104，使其具有上述材料的單層結(jié)構(gòu)或疊層結(jié)構(gòu)。TFT 1100包括半導體層1002、柵電極1004和半導體層1002和柵電極1004之間的第一絕緣膜1003。雖然圖67A和67B示出了僅由連接至發(fā)光元件1011的第一電極1007 的TFT 1100作為形成像素的TFT，也可以使用具有多個TFT的結(jié)構(gòu)。此外，雖然在本實施模式中將TFT 1100表示為頂柵極晶體管，也可能使用柵電極在半導體層下方的底柵極晶體管或具有半導體層上方和下方的柵電極的雙柵極晶體管。電容器1101由作為電介質(zhì)的第一絕緣膜1003和作為一對電極的半導體層1102 和電極1104形成，半導體層1102和電極1104彼此相對，其間插置有第一絕緣膜1003。注意，雖然在圖67A和67B所示的例子中，像素中所包括的電容器具有作為一對電極之一的半導體層1102還具有作為另一電極的電極1104，半導體層1102與TFT 1100的半導體層1002 同時形成，電極1104與TFT 1100的柵電極1004同時形成，但本發(fā)明不限于此結(jié)構(gòu)。作為第二絕緣膜1005，可以使用單層或疊層的無機絕緣膜或有機絕緣膜。作為無機絕緣膜，可以使用通過CVD方法形成的氧化硅膜，通過SOG (玻璃上旋涂)方法形成的氧化硅膜等。作為有機絕緣膜，可以使用由聚酰亞胺、聚酰胺、BCB(苯并環(huán)丁烯)、丙烯酸、正性光敏有機樹脂、負性光敏有機樹脂等制成的膜。此外，對于第二絕緣膜1005而言，可以使用具有硅(Si)和氧(0)鍵的骨架結(jié)構(gòu)的材料。作為這種材料的替代物，使用至少含有氫(例如烷基或芳基)的有機基?；蛘撸梢詫⒎米魅〈?。作為進一步的選擇，可以將至少含有氫的氟代基和有機基二者用作取代基。
注意，可以通過高密度等離子體處理氮化第二絕緣膜1005的表面。使用高頻微波，例如2. 45GHz的微波生成高濃度等離子體。注意，作為高濃度等離子體，使用電子密度至少為lOW，電子溫度為0. 2到2. OeV (含)(優(yōu)選為0. 5到1. MV (含))的等離子體。當使用具有低電子溫度的這種高濃度等離子體時，激活原子團的動能可能是低的。因此，有可能形成幾乎不受等離子體損害且比常規(guī)等離子體處理形成的膜具有更少缺陷的膜。在高密度等離子體處理中，將基板1000設(shè)定在350到450 °C范圍內(nèi)的溫度下。此外，在用于產(chǎn)生高濃度等離子體的設(shè)備中，將產(chǎn)生微波的天線和基板1000之間的距離設(shè)定在20到80mm(含) (優(yōu)選2O到6Omm(含))。在含有氮氣(N2)和稀有氣體(包括He、Ne、Ar、Kr和Xe的至少一種)的氣氛；含有氮氣、氫氣(H2)和稀有氣體的氣氛，或含有NH3和稀有氣體的氣氛下通過上述高密度等離子體處理氮化第二絕緣膜1005的表面。在通過高濃度等離子體氮化處理形成的第二絕緣膜1005的表面中，混合了諸如H、He、Ne、Ar、Kr或Xe的元素。例如，將氧化硅膜或氮氧化硅膜用作第二絕緣膜1005，用高濃度等離子體處理膜的表面，從而形成氮化硅膜?？梢岳眠@樣形成的氮化硅膜中所含的氫來氫化TFT 1100的半導體層1002。注意，可以將氫化處理與上述使用第一絕緣膜1003中所含的氫的氫化處理結(jié)合。注意，可以通過在由上述高密度等離子體處理形成的氮化物膜上方淀積另一絕緣膜來形成第二絕緣膜1005?？梢允褂脧腁l、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中選擇的元素，或者含有從Al、Ni、 C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中選擇的多種元素的合金形成電極1006。此外，電極1006 可以形成為具有上述材料的單層結(jié)構(gòu)或疊層結(jié)構(gòu)?？梢詫⒌谝浑姌O1007和第二電極1010之一或兩者形成為透明電極。對于透明電極而言，可以使用含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等。不用說，也可以使用氧化銦錫 (ITO)、氧化銦鋅(IZO)、摻有氧化硅的氧化銦錫(ITSO)等?？梢詫l(fā)光元件分為利用施加于其上的直流電壓而發(fā)光的發(fā)光元件(以下稱為直流驅(qū)動發(fā)光元件)或利用施加于其上的交流電壓而發(fā)光的發(fā)光元件(以下稱為交流驅(qū)動發(fā)光元件)。直流驅(qū)動發(fā)光元件優(yōu)選形成為具有多個層，該多個層具有不同的功能，諸如空穴注入/傳輸層、發(fā)光層和電子注入/傳輸層。優(yōu)選用具有空穴傳輸特性的有機化合物材料和相對于有機化合物材料表現(xiàn)出電子接受特性的無機化合物材料的復合材料形成空穴注入/傳輸層。通過使用這種結(jié)構(gòu)，在本來具有很少載流子的有機化合物中生成很多空穴載流子，由此通過這種效應能夠獲得相當優(yōu)異的空穴注入/傳輸特性，可以比常規(guī)方法中降低驅(qū)動電壓。此外，由于可以將空穴注入/傳輸層形成較厚而不導致驅(qū)動電壓的增大，因此可以抑制由于灰塵等導致的發(fā)光元件短路。作為具有空穴傳輸特性的有機化合物，例如有4，4'，4"-三[N-(3-甲基苯基)-N-苯基胺基]三苯胺(縮寫MTDATA)、1，3，5-三[N，N- 二(m-甲苯基)氨基]苯(縮寫m-MTDAB)、N，N' - 二苯基-N，N'-雙(3-甲基苯基)-1，1 ‘ - 二苯基-4，4' -二胺 (縮寫TPD)、4，4'-雙[N-(1-萘基)-N-苯基胺基]二苯基(縮寫NPB)等。不過，本發(fā)明不限于此。作為表現(xiàn)出電子接受特性的無機化合物材料，有氧化鈦、氧化鋯、氧化釩、氧化鉬、 氧化鎢、氧化錸、氧化釕、氧化鋅等。具體而言，優(yōu)選為氧化釩、氧化鉬、氧化鎢和氧化錸，因為它們可以在真空中淀積，且容易處理。用具有電子傳輸特性的有機化合物材料形成電子注入/傳輸層。具體而言，有三 (8-羥基喹啉)鋁(縮寫Alq3)、三甲基-8-羥基喹啉)鋁(縮寫Almq;3)等。不過， 本發(fā)明不限于此。在直流驅(qū)動發(fā)光元件中，例如可以使用如下材料形成發(fā)光層9，10- 二(2-萘基) 蒽(縮寫DNA)、9，10-二(2-萘基)-2-特-丁基蒽(縮寫t_BuDNA)、4，4'-雙(2，2-二苯基乙烯基)二苯基(縮寫DPVBi)、香豆素30、香豆素6、香豆素M5、香豆素M5T、二萘嵌苯、紅熒烯、periflanthene、2，5，8，ll-四(特-丁基)二萘嵌苯(縮寫:TBP)、9，10_ 二苯蒽(縮寫DPA)、5，12-二苯并四苯、4-(氰基亞甲基)-2-甲基_[p_(二甲基胺基)苯乙烯基]-4H-吡喃(縮寫DCMl)、4-(氰基亞甲基)-2-甲基_6_[2_(久洛尼定-9-基) 乙烯基]-4H-吡喃(縮寫DCM2)、4-(氰基亞甲基)-2，6_雙[ρ-(二甲基胺基)苯乙烯基]-4H-吡喃(縮寫=BisDCM)等?；蛘?，可以使用以下能夠發(fā)出熒光的化合物雙[2-(4'， 6' -二氟苯基)pyridinato-N，C2']銥(吡啶鹽)(縮寫FIrpic)、雙{2-[3'，5'-雙 (三氟甲基)苯基]pyridinato-N，C2' }銥(吡啶鹽)(縮寫Ir (CF3ppy)2(pic))、三(2-苯基 pyridinato-N，C2')銥(縮寫Ir(ppy)3)、雙(2-苯基 pyridinato-N，C2')銥(乙酰丙酮化物)(縮寫Ir(ppy)2(acac))、雙[2-(2'-噻吩基)pyridinato-N，C3')銥(乙酰丙酮化物)(縮寫Ir(thp)2(acac))、雙(2-苯基羥基喹啉-N，C2')銥(乙酰丙酮化物)(縮寫Ir(pq)2(aCaC))、雙[2-(2'-苯噻吩基)pyridinato-N，C3')銥(乙酰丙酮化物)(縮寫:Ir(btp)2(acac))等?；蛘?，作為能夠用于形成發(fā)光層的高分子電致發(fā)光材料，可以使用聚對苯撐亞乙烯基、聚對苯撐、聚噻吩或聚芴。第一電極1007和第二電極1010中的另一個可以由不透光的材料形成。例如，可以使用諸如Li和Cs的堿金屬，諸如Mg、Ca和Sr的堿土金屬，含有這些元素的合金(Mg:Ag、 Al Li和Mg: In)，這些元素的化合物(CaF2和氮化鈣)或諸如％和Er的稀土金屬?？梢允褂妙愃朴诘诙^緣膜1005的材料形成第三絕緣膜1008。在第一電極1007 周圍形成第三絕緣膜1008，以便覆蓋第一電極1007的端部，第三絕緣膜1008具有分隔相鄰像素的發(fā)光層1009的功能。發(fā)光層1009具有單層或多層。當發(fā)光層1009具有多層時，可以根據(jù)載流子輸運特性將這些層分為空穴注入層、空穴輸運層、發(fā)光層、電子輸運層、電子注入層等。注意，每層的邊界不必一定要清晰，可能會有不能清楚區(qū)分邊界的情形，因為形成每層的材料被部分地混合到相鄰層中?？梢杂糜袡C材料或無機材料形成每一層。作為有機材料，可以使用高分子材料或低分子材料。發(fā)光元件1011包括發(fā)光層1009以及第一電極1007和第二電極1010，第一電極 1007和第二電極1010彼此重疊，發(fā)光層1009插置于其間。第一電極1007和第二電極1010 之一對應于陽極，另一個對應于陰極。當在發(fā)光元件1011的陽極和陰極之間施加高于發(fā)光元件1011的閾值電壓的正向電壓時，電流從陽極流到陰極，使得發(fā)光元件1011發(fā)光。
另一方面，交流驅(qū)動發(fā)光元件具有雙絕緣體結(jié)構(gòu)，其中將插置于兩個絕緣膜之間的發(fā)光層再插入到一對電極之間?？梢酝ㄟ^在一對電極之間施加交流電壓獲得光發(fā)射。作為交流驅(qū)動發(fā)光元件地發(fā)光層的材料，可以使用aiS、SrS, BaAl2S4等。作為在其間插入發(fā)光層的絕緣膜的材料，可以使用Τει205、SiO2 J203、BaTi03、SrTiO3、氮化硅等。描述圖67B的結(jié)構(gòu)。注意，用與圖67A中相同的附圖標記表示與圖67A中相同的部分，并省略它們的描述。圖67B示出了在第二絕緣膜1005和第三絕緣膜1008之間提供絕緣膜1108的結(jié)構(gòu)。利用提供于絕緣膜1108中的接觸孔中的電極1106將電極1006和第一電極1007彼此連接。注意，不必一定要提供電極1106。亦即，可以不用電極1106而直接將第一電極 1007連接至電極1006。在這種情況下，可以省略形成電極1106的步驟，從而能夠降低成本。當不用電極1106而直接將第一電極1007連接至電極1006時，根據(jù)用于形成第一電極1007的材料或方法，第一電極1007對電極1006的覆蓋可能不好，電極1006可能會斷裂?？紤]到這種情況，有利的是如圖67B所示，利用提供于絕緣膜1108中的接觸孔中的電極1106將電極1006和第一電極1007彼此連接。絕緣膜1108可以具有與第二絕緣膜1005類似的結(jié)構(gòu)。電極1106可以具有與電極1006類似的結(jié)構(gòu)。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式16)在本實施模式中，描述實際形成像素的例子。圖68為實施模式11到14中所述的屏板的像素的截面圖。這里，所示出的例子中，TFT被用作設(shè)置于像素中的開關(guān)元件，發(fā)光元件被用作設(shè)置于像素中的顯示介質(zhì)。注意，用與圖67A和67B中相同的附圖標記表示與實施模式15中所示的圖67A和67B中相同的部分，并省略它們的描述。圖68所示的像素與實施模式15所示的圖67A不同之處在于TFTl 100和電容器 1101的結(jié)構(gòu)。圖68示出了將底柵極TFT用作TFT 1100的例子。TFT 1100包括柵電極 2803 ；包括溝道形成區(qū)2806、LDD區(qū)觀07和雜質(zhì)區(qū)觀08的半導體層；以及柵電極觀03和半導體層之間的第一絕緣膜觀05。第一絕緣膜觀05起到TET 1100的柵極絕緣膜的功能。 雜質(zhì)區(qū)觀08起到TFT 1100的源極區(qū)和漏極區(qū)的功能。電容器1101由作為電介質(zhì)的第一絕緣膜觀05和作為一對電極的半導體層和電極 2804形成，半導體層和電極觀04彼此相對，其間插置有第一絕緣膜觀05。半導體層包括溝道形成區(qū)^09、LDD區(qū)觀10和雜質(zhì)區(qū)觀11。注意，圖68所示的例子中，像素中所包括的電容器具有半導體層，還具有電極觀04，該半導體層與作為TFT 1100的有源層的半導體層同時形成，作為一對電極中的一個，電極觀04與TFT1100的柵電極同時形成，作為另一個電極，不過本發(fā)明不限于此結(jié)構(gòu)。對于包括溝道形成區(qū)2806、LDD區(qū)觀07和雜質(zhì)區(qū)觀08的半導體層以及包括溝道形成區(qū)^09、LDD區(qū)觀10和雜質(zhì)區(qū)觀11的半導體層而言，可以使用與圖67A和67B中的半導體層1002和半導體層1102類似的材料。對于柵電極觀03和電極觀04而言，可以使用與圖67A和67B中的柵電極1004類似的材料。
溝道形成區(qū)觀06和溝道形成區(qū)觀09可以摻有賦予導電類型的雜質(zhì)元素。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式17)在本實施模式中，描述實際形成像素的例子。圖69A和69B為實施模式13和14 中描述的屏板的像素的截面圖。這里，所示出的例子中，TFT被用作設(shè)置于像素中的開關(guān)元件，發(fā)光元件被用作設(shè)置于像素中的顯示介質(zhì)。注意，用與圖67A和67B中相同的附圖標記表示與實施模式15中所示的圖67A和67B中相同的部分，并省略它們的描述。圖69A和69B所示的像素與實施模式15中所示的圖67A不同之處在于TFT 1100 和電容器1101的結(jié)構(gòu)。圖69A所示的例子中，將具有溝道蝕刻結(jié)構(gòu)的底柵極TFT用作TFT 1100。圖69B所示的例子中，將具有溝道保護結(jié)構(gòu)的底柵極TFT用作TFT 1100。圖69B中所示的具有溝道保護結(jié)構(gòu)的TFT 1100與圖69A中所示的具有溝道蝕刻結(jié)構(gòu)的TFT 1100不同之處在于，在形成溝道的半導體層四06的區(qū)域上方提供充當蝕刻掩模的絕緣體3001。在圖69A和69B中，TFT 1100包括柵電極四93、柵電極四93上方的第一絕緣膜四05、第一絕緣膜四05上方的半導體層四06和半導體層四06上方的N型半導體層四08和 2909。第一絕緣膜四05起到TFT 1100的柵極絕緣膜的功能。N型半導體層四08和四09起到TFT 1100的源極和漏極的功能。分別在N型半導體層四08和四09上方形成電極四11 和四12。電極四11的一端延伸到未形成半導體層四06的區(qū)域，在該區(qū)域中，將電極1006 形成為與電極四11的頂部接觸。電容器1101由作為電介質(zhì)的第一絕緣膜四05 ；作為電極之一的電極四04 ；以及作為另一個電極的與電極四04相對的半導體層四07 (其間插置有第一絕緣膜290 、半導體層上方的N型半導體層四10和N型半導體層四10上方的電極四13形成。可以與柵電極四93同時形成電極四04?？梢耘c半導體層四06同時形成半導體層四07?？梢耘cN型半導體層四08和四09同時形成N型半導體層四10?？梢耘c電極四11和四12同時形成電極 2913。對于柵電極四93和電極四04而言，可以使用與圖67A和67B中的柵電極1004類似的材料。對于半導體層四06和四07而言，可以使用非晶半導體膜。對于第一絕緣膜四05 而言，可以使用與圖67A和67B中的第一絕緣膜1003類似的材料。對于電極四11、2912和四13，可以使用與電極1006類似的材料。對于N型半導體層四10、2908和四09，可以使用含有N型雜質(zhì)元素的半導體膜。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式18)在本實施模式中，描述實際形成像素的例子。圖70A到70C為實施模式14中所述的屏板的像素的截面圖。這里，所示出的例子中，TFT被用作設(shè)置于像素中的開關(guān)元件，液晶元件被用作設(shè)置于像素中的顯示介質(zhì)。圖70A、70B和70C中所示的像素均表現(xiàn)出如下結(jié)構(gòu)，其中，在實施模式15的圖 67A和67B所示的結(jié)構(gòu)以及實施模式16的圖68所示的結(jié)構(gòu)中提供液晶元件代替發(fā)光元件 1011。用與圖67A、67B和68中相同的附圖標記表示與圖67A、67B和68中相同的部分，并省略它們的描述。液晶元件包括第一電極4000，形成于第一電極4000上方的配向膜4001，液晶層 4002，配向膜4003和第二電極4004。當在第一電極4000和第二電極4004之間施加電壓時，液晶的取向發(fā)生變化，由此液晶元件的透射率發(fā)生變化。在相對基板4005上形成第二電極4004和配向膜4003?？梢詫⒌谝浑姌O4000和第二電極4004之一或兩者形成為透明電極。對于透明電極而言，可以使用含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等。不用說，也可以使用氧化銦錫 (ITO)、氧化銦鋅(IZO)、摻有氧化硅的氧化銦錫(ITSO)等。第一電極4000和第二電極4004 中的另一個可以由不透光的材料形成。例如，可以使用諸如Li和Cs的堿金屬，諸如Mg、Ca 和Sr的堿土金屬，含有這些元素的合金^8^841:1^和1%:111)，這些元素的化合物(CaF2 和氮化鈣)或諸如％和Er的稀土金屬。對于液晶層4002而言，可以自由使用已知的液晶。例如，可以將鐵電液晶或反鐵電液晶用于液晶層4002。此外，作為液晶的驅(qū)動方法，可以自由使用TN(扭轉(zhuǎn)向列)模式、 MVA(多域垂直配向)模式、ASM(軸向?qū)ΨQ排列微單元)模式、OCB(光學補償彎曲)模式等。雖然本實施模式示出了將電壓施加到液晶層4002的一對電極(第一電極4000和第二電極4004)是在不同基板上形成的例子，但本發(fā)明不限于此。第二電極4004可以形成于基板1000上。那么，可以使用IPS(平面內(nèi)切換)模式作為液晶的驅(qū)動方法。此外，可以根據(jù)液晶層4002的材料省略配向膜4001和配向膜4003之一或二者。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式19)在本實施模式中，描述實際形成像素的例子。圖71A和71B為實施模式14中所述的屏板的像素的截面圖。這里，所示出的例子中，TFT被用作設(shè)置于像素中的開關(guān)元件，液晶元件被用作設(shè)置于像素中的顯示介質(zhì)。圖7IA和71B中所示的像素均表現(xiàn)出在實施模式17的圖69A和69B中所示的結(jié)構(gòu)中提供液晶元件代替發(fā)光元件1011的結(jié)構(gòu)。用與圖69A和69B中相同的附圖標記表示與圖69A和69B中相同的部分，并省略它們的描述。此外，液晶元件等的結(jié)構(gòu)與實施模式17 的圖70A到70C所示的結(jié)構(gòu)類似；因此將省略它們的描述。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式20)本實施模式將描述其上形成像素的基板被密封的結(jié)構(gòu)。圖72A為通過密封其上形成像素的基板而形成的屏板的頂視圖，圖72B和72C為沿著圖72A的線A-A'的截面圖。圖 72B和72C示出了通過不同方法進行密封的例子。在圖72A到72C中，在基板1401上方設(shè)置具有多個像素的像素部分1402，提供密封劑1406以便包圍像素部分1402，且密封劑1407貼附于基板1401。對于像素的結(jié)構(gòu)而言， 可以使用實施模式16、17或18中所示的結(jié)構(gòu)。在圖72B中的顯示屏板中，密封劑1407對應于相對基板1421。相對基板1421是透明的，利用密封劑1406作為粘結(jié)層將其貼附于基板1401。通過基板1401、相對基板1421 和密封劑1406形成氣密密封空間1422。相對基板1421具有濾色器1420和用于保護濾色器的保護膜1423。提供于像素部分1402中的發(fā)光元件所發(fā)的光通過濾色器1420向外發(fā)射。 用惰性樹脂、液體等填充氣密密封空間1422。注意，作為用于填充氣密密封空間1422的樹脂，可以使用其中分散了吸收劑的透光樹脂?；蛘?，可以將相同的材料用于密封劑1406和填充氣密密封空間1422的材料，從而能夠同時進行相對基板1421的貼附和像素部分1402 的密封。在圖72C中所示的顯示屏板中，密封劑1407對應于密封劑1424。使用密封劑1406 作為粘結(jié)層將密封劑1似4貼附到基板1401。通過基板1401、密封劑1406和密封劑1似4 形成氣密密封空間1408。預先在密封劑14M的凹陷部分中提供吸收劑1409，在氣密密封空間1408內(nèi)部，吸收劑1409通過吸收濕氣、氧氣等保持氣氛并抑制發(fā)光元件的劣化。用細目覆蓋材料1410覆蓋凹陷部分，覆蓋材料1410透過空氣和濕氣，但不透過吸收劑1409。可以用諸如氮氣或氬氣的稀有氣體或惰性樹脂或液體填充氣密密封空間1408。在基板1401上，提供用于將信號傳輸?shù)较袼夭糠?402等的輸入端子部分1411。 通過FPC(柔性印制電路)1412將諸如視頻信號的信號傳輸?shù)捷斎攵俗硬糠?411。在輸入端子部分1411，利用其中散布了導體的樹脂(各向異性導電樹脂ACF)將形成于基板1401 上的線路和提供于FPC(柔性印制電路)1412中的線路彼此電連接?？梢栽谂c像素部分1402相同的基板1401上形成用于向像素部分1402輸入信號的驅(qū)動電路。或者，用于向像素部分1402輸入信號的驅(qū)動電路可以形成于IC芯片上，該IC 芯片可以通過COG(玻璃上芯片)連接至基板1401，或者可以通過TAB(帶式自動接合)或使用印制電路板將該IC芯片設(shè)置于基板1401上。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式21)可以將本發(fā)明應用于將用于向屏板輸入信號的電路安裝在屏板上的顯示模塊。圖73示出了組合了屏板980和電路板984的顯示模塊。雖然圖73示出了將控制器電路985、信號分割電路986等形成于電路板984上方的例子，但是形成于電路板984上方的電路不限于此。可以形成任何能夠生成用于控制屏板的信號的電路。將從形成于電路板984上方的電路輸出的信號通過連接線路987輸入到屏板980。屏板980包括像素部分981、源極驅(qū)動器982和柵極驅(qū)動器983。屏板980可以具有類似于實施模式11到14中所示的那些構(gòu)造中的任何一種的構(gòu)造。雖然圖73示出了源極驅(qū)動器982和柵極驅(qū)動器983與像素部分981形成于同一基板上的例子，本發(fā)明的顯示模件不限于此。可以僅將柵極驅(qū)動器983與像素部分981形成于同一基板上，而源極驅(qū)動器982可以形成于電路板上?；蛘撸礃O驅(qū)動器982和柵極驅(qū)動器983都可以形成于電路板上。可以使用這種顯示模塊形成各種電子裝置的顯示部分。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式22)
可以將本發(fā)明用于各種電子裝置。電子裝置的例子包括照相機(例如攝像機或數(shù)字照相機)、投影儀、頭戴式顯示器(例如風鏡顯示器)、導航系統(tǒng)、車載立體聲、個人計算機、游戲機、便攜式信息終端(例如移動計算機、移動電話或電子圖書)、設(shè)有記錄介質(zhì)的圖像復現(xiàn)裝置等。作為設(shè)有記錄介質(zhì)的圖像復現(xiàn)裝置的例子，有復現(xiàn)諸如數(shù)字多用盤(DVD) 的記錄介質(zhì)的內(nèi)容且具有顯示所復現(xiàn)的圖像的顯示器的裝置等。圖74A到74D示范性地示出了這樣的電子裝置。圖74A示出了一種膝上型個人計算機，其包括主體911、外殼912、顯示部分913、鍵盤914、外部連接端口 915、定點設(shè)備916等。將本發(fā)明應用于顯示部分913。利用本發(fā)明， 能夠降低顯示部分的功率消耗。圖74B示出了設(shè)有記錄介質(zhì)(具體而言為DVD播放機)的圖像復現(xiàn)裝置，其包括主體921、外殼922、第一顯示部分923、第二顯示部分924、記錄介質(zhì)(例如DVD)讀取部分 925、操作鍵926、揚聲器部分927等。第一顯示部分923主要顯示圖像數(shù)據(jù)，而第二顯示部分擬4主要顯示文本數(shù)據(jù)。將本發(fā)明應用于第一顯示部分923和第二顯示部分924。利用本發(fā)明，能夠降低顯示部分的功率消耗。圖74C示出了一種移動電話，其包括主體931、音頻輸出部分932、音頻輸入部分 933、顯示部分934、操作開關(guān)935、天線936等。將本發(fā)明應用于顯示部分934。利用本發(fā)明，能夠降低顯示部分的功率消耗。圖74D示出了一架相機，其包括主體941、顯示部分942、外殼943、外部連接端口 944、遙控器接收部分945、圖像接收部分946、電池947、音頻輸入部分948、操作鍵949等。 將本發(fā)明應用于顯示部分942。利用本發(fā)明，能夠降低顯示部分的功率消耗。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。(實施模式23)本實施模式將參考附圖描述將具有本發(fā)明的像素構(gòu)造的顯示裝置用于顯示屏的顯示部分的例子?？梢詫⑵滹@示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏結(jié)合到活動物體、建筑物等中。圖41A和41B均示出了結(jié)合了顯示裝置的活動物體，作為其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的示范性顯示屏。圖41A示出了貼附于列車車廂9701中的玻璃門上的顯示屏9702作為示范性的結(jié)合了顯示裝置的活動物體。圖41A中所示的顯示屏 9702的顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置，其能夠容易地響應于外部信號切換顯示部分上顯示的圖像。因此，可以根據(jù)乘客年齡或性別變化的時間周期周期性地切換顯示屏上的圖像，由此可以期望會實現(xiàn)更為有效的廣告效果。注意，設(shè)置其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏的位置不限于如圖41A所示的列車車廂的玻璃門，從而能夠通過改變屏板的性狀將顯示屏提供于任何地方。圖41B示出了其例子。圖41B示出了列車車廂的內(nèi)視圖。在圖41B中，除了在圖41A中所示出的貼附于玻璃門上的顯示屏9702之外，還示出了貼附于玻璃窗上的顯示屏9703和懸于天花板上的顯示屏9704。具有本發(fā)明的像素構(gòu)造的顯示屏9703具有自照明顯示元件。因此，通過在交通高峰時間顯示廣告圖像而在非高峰時間不顯示圖像，乘客可以通過車窗觀看外部景觀。此外，通過在膜形式的基板上提供自照明顯示元件和諸如有機晶體管的開關(guān)元件，可以靈活地彎折具有本發(fā)明的像素構(gòu)造的顯示屏9704，且可以通過驅(qū)動自照明顯示元件在顯示屏 9704上顯示圖像。參考圖42描述另一例子，其中，將顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏應用于結(jié)合了顯示裝置的活動物體。圖42示出了結(jié)合了顯示裝置的活動物體作為其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的示范性顯示屏。圖42示出了結(jié)合到車廂9902內(nèi)的顯示屏9901作為結(jié)合有顯示裝置的示范性活動物體。圖42所示的顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏9901被結(jié)合到車廂內(nèi)，并按照需要顯示車輛運行信息或從車外輸入的信息。 此外，它還具有指向車輛目的地的導航功能。注意，設(shè)置其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏的位置不限于如圖42所示的車廂的前部，因此可以通過改變屏板的性狀將顯示屏提供在任何地方， 例如玻璃窗或門上。參考圖43A和4 描述另一例子，其中，將顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏應用于結(jié)合了顯示裝置的活動物體。圖43A和4 均示出了結(jié)合了顯示裝置的活動物體，作為其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的示范性顯示屏。圖43A示出了飛機機身10101中結(jié)合到乘客座位上方天花板一部分中的顯示屏10102作為結(jié)合有顯示裝置的示范性活動物體。利用鉸鏈部分10103將圖43A所示的其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏10102固定到機身10101，從而乘客能夠借助于鉸鏈部分10103的伸縮運動看到顯示屏 10102。顯示屏10102根據(jù)乘客的操作具有顯示信息的功能以及廣告或娛樂裝置的功能。 此外，通過如圖4 所示將鉸鏈部分10103折疊到天花板上，將顯示屏10102收藏到機身 10101中，可以確保飛機起飛和著陸時的安全。注意，在緊急時刻通過點亮顯示屏的顯示元件，顯示屏也可以被用作指示燈。注意，設(shè)置其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏的位置不限于如圖43A和4 所示的機身10101的天花板，因此可以通過改變屏板的性狀將顯示屏提供在任何地方，例如座位或門上。例如，可以將顯示屏設(shè)于座位背后，使得后排座位的乘客可以操作和觀看顯示屏。雖然本實施模式已經(jīng)展示了列車車廂、汽車車廂和飛機機身作為示范性活動物體，本發(fā)明不局限于這些，可以將本發(fā)明應用于摩托車、四輪運輸工具(包括小汽車、公共汽車等)、列車(包括單軌鐵路、鐵路等)、船舶和運載器等。通過利用其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示屏，可以實現(xiàn)顯示屏尺寸和功率消耗的減小，且可以提供具有能夠優(yōu)異地運行的顯示媒體的活動物體。具體而言，由于可以一次切換在活動物體中結(jié)合的多個顯示屏上顯示的圖像，本發(fā)明相當有利之處在于，可以將其應用于針對未定數(shù)量的客戶的廣告媒介或緊急時刻中的信息顯示板。參考圖53描述一例，其中顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏被應用于一結(jié)構(gòu)。圖53示出了一例作為顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的示范性顯示屏，其中，通過在膜形式的基板上提供自照明顯示元件和諸如有機晶體管的開關(guān)元件形成柔性顯示屏，通過驅(qū)動自照明顯示元件可以在顯示屏上顯示圖像。在圖53中，顯示屏提供于作為一種結(jié)構(gòu)的外部圓柱物體，例如電話線桿的彎曲表面上，具體而言，這里示出的是這樣的結(jié)構(gòu)，其中顯示屏9802貼附于作為柱狀物體的電話線桿9801上。圖53中所示的顯示屏9802大約位于電話線桿一半高度處，從而高于人眼的水平高度。當從活動物體9803觀看顯示屏時，能夠識別出顯示屏9802上的圖像。通過在提供于大量并立在一起的外部的電話線桿上的顯示屏9802上顯示相同的圖像，觀看者能夠識別出所顯示的信息或廣告。利用外部信號，圖53中的提供于電話線桿9801上的顯示屏9802 可以容易地顯示相同的圖像；因此，可以預期能夠?qū)崿F(xiàn)相當高效的信息顯示和廣告發(fā)布效果。此外，當提供自照明顯示元件作為本發(fā)明的顯示屏中的顯示元件時，顯示屏可以有效地被用作即使在夜間也高度可見的顯示媒體。參考圖M描述一例，其中顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏被應用于一結(jié)構(gòu)，該例與圖53不同。圖M示出了顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏的另一應用例。在圖M中，示出了結(jié)合到預制浴器單元10002的側(cè)壁中的顯示屏10001的例子。圖 54中所示的其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏10001被結(jié)合到預制浴器單元中，使得洗浴者能夠觀看顯示屏10001。顯示屏10001根據(jù)洗浴者的操作具有顯示信息的功能以及廣告或娛樂裝置的功能。設(shè)置顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏的位置不限于圖 54所示的預制浴器單元10002的側(cè)壁，因此可以通過改變屏板的性狀將顯示屏提供于任何地方。例如，可以將顯示屏結(jié)合到浴鏡或浴缸的一部分中。圖55示出了在建筑物內(nèi)提供具有大顯示部分的電視機的例子。圖55包括外殼 8010、顯示部分8011、作為操作單元的遙控裝置8012、揚聲器部分8013等。將顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置的顯示屏用于顯示部分8011的制造中。將圖55中的電視機結(jié)合到建筑物中作為壁掛式電視機，能夠不需要大的空間設(shè)置電視機。雖然本實施模式已經(jīng)展示了電話線桿作為柱狀物體，預制浴器單元等作為示范性結(jié)構(gòu)，但本發(fā)明不限于此，能夠?qū)⒈景l(fā)明應用于能夠結(jié)合顯示裝置的任何結(jié)構(gòu)。通過利用其顯示部分具有有著本發(fā)明的像素構(gòu)造的顯示裝置，可以實現(xiàn)顯示裝置尺寸和功率消耗的減小，且可以提供具有能夠優(yōu)異地運行的顯示媒體的活動物體或結(jié)構(gòu)。注意，可以將本實施模式自由地與本說明書中其他實施模式中的任何描述進行結(jié)合。此外，可以將在本實施模式中的描述的諸部分彼此組合。本申請以于2006年6月2日向日本特許廳提交的日本優(yōu)先申請No. 2006-15M72 為基礎(chǔ)，在此引入其全部內(nèi)容作為參考。
權(quán)利要求
1.一種半導體裝置，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管與第七晶體管，其中所述第一晶體管的柵極和第一端子電連接到第一線路， 其中所述第一晶體管的第二端子電連接到所述第四晶體管的柵極， 其中所述第二晶體管的柵極電連接到第二線路， 其中所述第二晶體管的第一端子電連接到第四線路， 其中所述第二晶體管的第二端子電連接到所述第四晶體管的柵極， 其中所述第三晶體管的柵極電連接到第三線路， 其中所述第三晶體管的第一端子電連接到所述第四線路， 其中所述第三晶體管的第二端子電連接到所述第四晶體管的柵極， 其中所述第四晶體管的第一端子電連接到所述第一線路， 其中所述第四晶體管的第二端子電連接到所述第七晶體管的柵極， 其中所述第五晶體管的柵極電連接到所述第二線路， 其中所述第五晶體管的第一端子電連接到所述第四線路， 其中所述第五晶體管的第二端子電連接到所述第七晶體管的柵極， 其中所述第六晶體管的柵極電連接到所述第三線路， 其中所述第六晶體管的第一端子電連接到所述第四線路， 其中所述第六晶體管的第二端子電連接到所述第七晶體管的柵極， 其中所述第七晶體管的第一端子電連接到所述第四線路，并且其中所述第七晶體管的第二端子電連接到第五線路。
2.根據(jù)權(quán)利要求1所述的半導體裝置，其中所述第一到第七晶體管中的每個晶體管具有相同的導電類型。
3.根據(jù)權(quán)利要求1所述的半導體裝置，其中所述第一到第七晶體管中每個晶體管的半導體層包括非晶半導體。
4.一種半導體裝置，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管與第十一晶體管，其中所述第一晶體管的柵極電連接到第一線路， 其中所述第一晶體管的第一端子電連接到第二線路， 其中所述第一晶體管的第二端子電連接到所述第二晶體管的柵極， 其中所述第十一晶體管的柵極電連接到第四線路， 其中所述第十一晶體管的第一端子電連接到第五線路， 其中所述第十一晶體管的第二端子電連接到所述第二晶體管的柵極， 其中所述第六晶體管的柵極電連接到所述第二晶體管的柵極， 其中所述第六晶體管的第一端子電連接到所述第五線路， 其中所述第六晶體管的第二端子電連接到所述第八晶體管的柵極， 其中所述第五晶體管的柵極與第一端子電連接到所述第二線路， 其中所述第五晶體管的第二端子電連接到所述第八晶體管的柵極， 其中所述第七晶體管的柵極電連接到第三線路， 其中所述第七晶體管的第一端子電連接到所述第五線路，其中所述第七晶體管的第二端子電連接到所述第八晶體管的柵極， 其中所述第八晶體管的第一端子電連接到所述第二線路，其中所述第八晶體管的第二端子電連接到所述第三晶體管的柵極與所述第四晶體管的柵極，其中所述第九晶體管的柵極電連接到所述第二晶體管的柵極， 其中所述第九晶體管的第一端子電連接到所述第五線路，其中所述第九晶體管的第二端子電連接到所述第三晶體管的柵極與所述第四晶體管的柵極，其中所述第十晶體管的柵極電連接到所述第三線路， 其中所述第十晶體管的第一端子電連接到所述第五線路，其中所述第十晶體管的第二端子電連接到所述第三晶體管的柵極與所述第四晶體管的柵極，其中所述第四晶體管的第一端子電連接到所述第五線路， 其中所述第四晶體管的第二端子電連接到所述第二晶體管的柵極， 其中所述第三晶體管的第一端子電連接到所述第五線路， 其中所述第三晶體管的第二端子電連接到第六線路， 其中所述第二晶體管的第一端子電連接到所述第三線路，并且其中所述第二晶體管的第二端子電連接到所述第六線路。
5.根據(jù)權(quán)利要求4所述的半導體裝置，其中所述第一到第十一晶體管中的每個晶體管具有相同的導電類型。
6.根據(jù)權(quán)利要求4所述的半導體裝置，其中所述第一到第十一晶體管中每個晶體管的半導體層包括非晶半導體。
7.一種半導體裝置，包括第一晶體管、第二晶體管、第三晶體管與第四晶體管， 其中所述第一晶體管的柵極與第二端子電連接到所述第四晶體管的柵極， 其中所述第一晶體管的第一端子電連接到第二線路，其中所述第二晶體管的柵極電連接到第三線路， 其中所述第二晶體管的第一端子電連接到第一線路， 其中所述第二晶體管的第二端子電連接到所述第四晶體管的柵極， 其中所述第三晶體管的柵極電連接到第四線路， 其中所述第三晶體管的第一端子電連接到所述第二線路， 其中所述第三晶體管的第二端子電連接到所述第四晶體管的柵極， 其中所述第四晶體管的第一端子電連接到所述第二線路，并且其中所述第四晶體管的第二端子電連接到第五線路。
8.根據(jù)權(quán)利要求7所述的半導體裝置，其中所述第一到第四晶體管中的每個晶體管具有相同的導電類型。
9.根據(jù)權(quán)利要求7所述的半導體裝置，其中所述第一到第四晶體管中每個晶體管的半導體層包括非晶半導體。
全文摘要
提供一種用于移位寄存器等的電路?；緲?gòu)造包括第一到第四晶體管和四個線路。將電源電勢VDD提供給第一線路，將電源電勢VSS提供給第二線路。將二元數(shù)字信號提供給第三線路和第四線路的每個。數(shù)字信號的H電平等于電源電勢VDD，數(shù)字信號的L電平等于電源電勢VSS。第三線路和第四線路的電勢的組合有四種。通過電勢的任意組合可以截止第一晶體管到第四晶體管的每個。亦即，由于沒有一直導通的晶體管，可以抑制晶體管特性的劣化。
文檔編號G09G3/36GK102214433SQ20111019229
公開日2011年10月12日 申請日期2007年6月1日 優(yōu)先權(quán)日2006年6月2日
發(fā)明者梅崎敦司 申請人:株式會社半導體能源研究所