專(zhuān)利名稱(chēng)：顯示驅(qū)動(dòng)電路與應(yīng)用其的顯示面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示驅(qū)動(dòng)電路與應(yīng)用其的顯示面板，特別是涉及一種能支持雙向掃描的GOP顯示驅(qū)動(dòng)電路與應(yīng)用其的顯示面板。
背景技術(shù)：
液晶顯示面板具有重量輕、壽命長(zhǎng)及高畫(huà)質(zhì)等優(yōu)點(diǎn)，使得液晶顯示面板廣泛的應(yīng)用于各式電子裝置中。例如移動(dòng)電話(huà)、電視、計(jì)算機(jī)屏幕等。傳統(tǒng)上，將柵極驅(qū)動(dòng)電路形成于外部硬式印刷電路板上。本揭示內(nèi)容為GOP(Gate on Panel)技術(shù)的液晶顯示面板，是將 用以驅(qū)動(dòng)掃描線(xiàn)的部份柵極驅(qū)動(dòng)電路，于薄膜晶體管陣列制作時(shí)，一并形成于液晶顯示面板的基板上，此技術(shù)亦可稱(chēng)為 ASG (Amorphous Silicon Gate)或 GIP(Gate in Panel)。如此，可簡(jiǎn)化外部柵極驅(qū)動(dòng)電路復(fù)雜性及體積，同時(shí)可以降低面板生產(chǎn)成本。然而，以目前的GOP技術(shù)而言，若僅有單向掃描(單向移位)功能，如果有反向掃描(反向移位)的需求，則不能共用單一顯示驅(qū)動(dòng)電路設(shè)計(jì)，其光罩必須要重新制作。由于光罩費(fèi)用隨尺寸而大幅提高，因此單一顯示驅(qū)動(dòng)電路擁有雙向掃描(雙向移位)功能設(shè)計(jì)的重要性與日俱增。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種GOP顯示裝置，其實(shí)現(xiàn)雙向掃描(雙向移位)功能，且增加雙向移位電路的穩(wěn)定度。本發(fā)明是有關(guān)于一種GOP顯示裝置，實(shí)現(xiàn)雙向掃描(雙向移位)功能，且能抑制漏電路徑，降低電路運(yùn)作異常風(fēng)險(xiǎn)。本發(fā)明的一實(shí)施例例提出一種顯示驅(qū)動(dòng)電路，形成于一薄膜晶體管陣列基板上。該顯示驅(qū)動(dòng)電路包括多個(gè)移位寄存器，奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)。這些移位寄存器支持雙向移位。各這些移位寄存器包括一第一晶體管至一第四晶體管。該第一晶體管耦接于一前二級(jí)移位寄存器的一第三晶體管所輸出的一順向掃描起始訊號(hào)，耦接于該前二級(jí)移位寄存器的一輸出信號(hào)，且耦接于一節(jié)點(diǎn)。該第二晶體管耦接于一下二級(jí)移位寄存器的一第四晶體管所輸出的一反向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的一輸出信號(hào)，且耦接于該節(jié)點(diǎn)。該第三晶體管耦接于一順向操作電壓，輸出一順向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。該第四晶體管耦接于一反向操作電壓，輸出一反向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。本發(fā)明的另一實(shí)施例例提出一種顯示面板，包括一薄膜晶體管陣列基板；多條掃描線(xiàn)，形成于該薄膜晶體管陣列基板上；以及一驅(qū)動(dòng)電路，形成于該薄膜晶體管陣列基板上，用以驅(qū)動(dòng)這些掃描線(xiàn)。該顯示驅(qū)動(dòng)電路包括多個(gè)移位寄存器，奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)，這些移位寄存器支持雙向移位。各這些移位寄存器包括一第一晶體管至一第四晶體管。該第一晶體管耦接于一前二級(jí)移位寄存器的一第三晶體管所輸出的一順向掃描起始訊號(hào)，耦接于該前二級(jí)移位寄存器的一輸出信號(hào)，且耦接于一節(jié)點(diǎn)。該第二晶體管耦接于一下二級(jí)移位寄存器的一第四晶體管所輸出的一反向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的一輸出信號(hào)，且耦接于該節(jié)點(diǎn)。該第三晶體管耦接于一順向操作電壓，輸出一順向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。該第四晶體管耦接于一反向操作電壓，輸出一反向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并結(jié)合附圖詳細(xì)說(shuō)明如下。


圖I繪示了利用非晶硅柵極技術(shù)的顯示面板的示意圖。 圖2A與圖2B顯示根據(jù)本發(fā)明第一實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。圖3A 圖3E顯示根據(jù)本發(fā)明第一實(shí)施例的移位寄存器的電路架構(gòu)圖。圖4A顯示根據(jù)本發(fā)明第一實(shí)施例的順向掃描時(shí)序圖。圖4B顯示根據(jù)本發(fā)明第一實(shí)施例的反向掃描時(shí)序圖。圖5顯示根據(jù)本發(fā)明第二實(shí)施例的GOP驅(qū)動(dòng)電路的電路架構(gòu)圖。圖6A顯示根據(jù)本發(fā)明第二實(shí)施例的移位寄存器的電路架構(gòu)圖。圖6B顯示根據(jù)本發(fā)明第二實(shí)施例的順向掃描時(shí)序圖。圖6C顯示根據(jù)本發(fā)明第二實(shí)施例的反向掃描時(shí)序圖。圖7顯示根據(jù)本發(fā)明第三實(shí)施例的GOP驅(qū)動(dòng)電路的電路架構(gòu)圖。圖8A顯示根據(jù)本發(fā)明第三實(shí)施例的移位寄存器的電路架構(gòu)圖。圖8B顯示根據(jù)本發(fā)明第三實(shí)施例的順向掃描時(shí)序圖。圖8C顯示根據(jù)本發(fā)明第三實(shí)施例的反向掃描時(shí)序圖。圖8D顯示根據(jù)本發(fā)明第三實(shí)施例的另一種移位寄存器的電路架構(gòu)圖。圖9顯示根據(jù)本發(fā)明第四實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。圖IOA與圖IOB分別顯示根據(jù)本發(fā)明第四實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。圖11顯示根據(jù)本發(fā)明第五實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。圖12A與圖12B分別顯示根據(jù)本發(fā)明第五實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。圖13顯示根據(jù)本發(fā)明第六實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。圖14A與圖14B分別顯示根據(jù)本發(fā)明第六實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。附圖符號(hào)說(shuō)明10 :顯示面板11 :薄膜晶體管陣列基板12 :像素區(qū)域13 :掃描線(xiàn)14:G0P驅(qū)動(dòng)電路16:時(shí)序控制器15:外部電平轉(zhuǎn)換電路
SRl SRM :移位寄存器Tl T23:晶體管
Dummy_l Dummy_4 :虛設(shè)移位寄存器
具體實(shí)施例方式第一實(shí)施例請(qǐng)參照?qǐng)DI,其繪示利用GOP技術(shù)的顯示面板的示意圖。顯示面板10包括玻璃基板11、多條掃描線(xiàn)13、GOP驅(qū)動(dòng)電路14、外部電平轉(zhuǎn)換電路15以及時(shí)序控制器(timingcontroller) 16。玻璃基板11具有一像素區(qū)域(activearea) 12,各條掃描線(xiàn)13系分別部分地設(shè)置于像素區(qū)域12內(nèi)。GOP驅(qū)動(dòng)電路14系設(shè)置于玻璃基板11上的一側(cè)。GOP驅(qū)動(dòng)電路14包括多個(gè)移位寄存器，這些移位寄存器電性連接于這些掃描線(xiàn)13，以驅(qū)動(dòng)這些掃描線(xiàn)13。時(shí)序控制器16輸出多種控制信號(hào)與多種時(shí)鐘信號(hào)，這些控制信號(hào)與這些時(shí)鐘信號(hào)經(jīng)由外部電平轉(zhuǎn)換電路15升壓后送至GOP驅(qū)動(dòng)電路14，來(lái)驅(qū)動(dòng)這些掃描線(xiàn)13，以進(jìn)行畫(huà)面顯示。時(shí)序控制器16及外部電平轉(zhuǎn)換電路15并非形成于玻璃基板11上，而是形成于比如硬式印刷電路板上，COF(薄膜覆晶，chip on film)用以連結(jié)此硬式印刷電路板與玻璃基板，使得時(shí)序控制器16所輸出的這些控制信號(hào)與這些時(shí)鐘信號(hào)經(jīng)由外部電平轉(zhuǎn)換電路15升壓后，通過(guò)COF而傳送信號(hào)給玻璃基板11上的GOP驅(qū)動(dòng)電路14。下面，為方便解說(shuō)，將「順向掃描(順向移位)」的方向訂為由頂端掃描線(xiàn)至底端掃描線(xiàn)；將「反向掃描(反向移位)」的方向訂為由底端掃描線(xiàn)至頂端掃描線(xiàn)。圖2A與圖2B顯示根據(jù)本發(fā)明第一實(shí)施例的GOP驅(qū)動(dòng)電路14的示意圖。在此假設(shè)GOP驅(qū)動(dòng)電路包括M個(gè)移位寄存器(SR)，M為正整數(shù)，假定其為偶數(shù)。時(shí)序控制器輸出時(shí)鐘信號(hào)CKl CK4與起始脈沖STV。奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)，其串聯(lián)方式將于下面詳述。移位寄存器SRl SRM支持雙向(順向與反向)移位。如圖2A所示，以奇數(shù)級(jí)而言，第I級(jí)移位寄存器SRl接收起始信號(hào)STV，以當(dāng)成順向掃描起始訊號(hào);第I級(jí)移位寄存器SRl接收來(lái)自第3級(jí)移位寄存器SR3的輸出信號(hào)CR (carry reverse,其代表反向CARRY信號(hào))，以當(dāng)成其反向起始訊號(hào)(STV_R);第I級(jí)移位寄存器SRl接收時(shí)鐘信號(hào)CKl與CK3。第3級(jí)移位寄存器SR3接收來(lái)自第I級(jí)移位寄存器SRl的輸出信號(hào)CF (carry forward，其代表順向CARRY信號(hào))，以當(dāng)成其順向起始訊號(hào)(STV_F);第3級(jí)移位寄存器SR3接收來(lái)自第5級(jí)移位寄存器SR5的輸出信號(hào)CR，以當(dāng)成其反向起始訊號(hào)(STV_R);第3級(jí)移位寄存器SR3接收時(shí)鐘信號(hào)CKl與CK3。其余可依此類(lèi)推。以偶數(shù)級(jí)而言，第2級(jí)移位寄存器SR2接收起始信號(hào)STV，當(dāng)成其順向掃描起始訊號(hào)；第2級(jí)移位寄存器SR2接收來(lái)自第4級(jí)移位寄存器SR4的輸出信號(hào)CR，以當(dāng)成其反向起始訊號(hào)；第2級(jí)移位寄存器SR2接收時(shí)鐘信號(hào)CK2與CK4。第4級(jí)移位寄存器SR4接收來(lái)自第2級(jí)移位寄存器SR2的信號(hào)CF，以當(dāng)成其順向掃描起始訊號(hào)；第4級(jí)移位寄存器SR4接收來(lái)自第6級(jí)移位寄存器SR6的輸出信號(hào)CR，以當(dāng)成其反向起始訊號(hào)；第4級(jí)移位寄存器SR4接收時(shí)鐘信號(hào)CK2與CK4。其余可依此類(lèi)推。如圖2B所示，以偶數(shù)級(jí)而言，第M級(jí)移位寄存器SRM接收起始信號(hào)STV，以當(dāng)成其反向掃描起始訊號(hào)(STV_R);第1級(jí)移位寄存器SRM接收由第M-2級(jí)移位寄存器SR(M-2)所輸出的信號(hào)CF，以當(dāng)成其順向掃描起始訊號(hào)；第M級(jí)移位寄存器SRM接收時(shí)鐘信號(hào)CK2與CK4。第M-2級(jí)移位寄存器SR(M-2)則接收第M級(jí)移位寄存器SRM的輸出信號(hào)CR，以當(dāng)成其反向掃描起始訊號(hào)；第M-2級(jí)移位寄存器SR(M-2)接收由第M-4級(jí)移位寄存器SR(M_4)所輸出的信號(hào)CF，以當(dāng)成其順向掃描起始訊號(hào)；第M-2級(jí)移位寄存器SR(M-2)接收時(shí)鐘信號(hào)CK2與CK4。其余可依此類(lèi)推。相似地，以奇數(shù)級(jí)而言，第M-I級(jí)移位寄存器SR(M-I)接收起始信號(hào)STV，以當(dāng)成其反向掃描起始訊號(hào)；第M-I級(jí)移位寄存器SR(M-I)接收來(lái)自第M-3級(jí)移位寄存器SR(M-3)的信號(hào)CF，以當(dāng)成其順向掃描起始訊號(hào)；第M-I級(jí)移位寄存器SR(M-I)接收時(shí)鐘信號(hào)CKl與CK3。第M-3級(jí)移位寄存器SR(M-3)則接收移位寄存器SR(M-I)的輸出信號(hào)CR，以當(dāng)成其反向掃描起始訊號(hào)；第M-3級(jí)移位寄存器SR(M-3)接收來(lái)自第M_5級(jí)移位寄存器SR(M-5)的信號(hào)CF，以當(dāng)成其順向掃描起始訊號(hào)；第13級(jí)移位寄存器SR(M-3)接收時(shí)鐘信號(hào)CKl與CK3。其余可依此類(lèi)推。
圖3A 圖3E分別顯示根據(jù)本發(fā)明第一實(shí)施例的移位寄存器SRl、SR2、SR3、SRM-I及SRM的電路架構(gòu)圖。各移位寄存器包括晶體管Tl T15。基本上，各移位寄存器的電路架構(gòu)彼此相同，差異在于其輸入及輸出訊號(hào)接法不同。由圖3A，以第I級(jí)移位寄存器SRl來(lái)說(shuō)，晶體管Tl的柵極與漏極接收起始信號(hào)STV，且其源極連接至節(jié)點(diǎn)P。晶體管T2的源極接收由下二級(jí)移位寄存器SR3所輸出的信號(hào)CR3，以當(dāng)成第I級(jí)移位寄存器SRl的反向掃描起始信號(hào)，其柵極接收由下二級(jí)移位寄存器SR3所輸出的信號(hào)0UT3，且其漏極則連接至節(jié)點(diǎn)P。晶體管T3的柵極與漏極接收時(shí)鐘信號(hào)CKl，且其源極連接至節(jié)點(diǎn)Z。晶體管T4的源極耦至接地端VSS，其柵極連接至節(jié)點(diǎn)P，且其漏極則連接至節(jié)點(diǎn)Z。晶體管T5其漏極連接至順向操作電壓VDD_F與其柵極連接至節(jié)點(diǎn)P，且其源極輸出信號(hào)CFl，此信號(hào)CFl會(huì)輸入至下二級(jí)移位寄存器SR3的晶體管Tl，以當(dāng)成下二級(jí)移位寄存器SR3的順向掃描起始信號(hào)。晶體管T5主要負(fù)責(zé)順向移位。晶體管T6與T7的源極耦至接地端VSS，其柵極分別連接至節(jié)點(diǎn)Z與時(shí)鐘信號(hào)CK3，且其漏極則連接至信號(hào)CFl。晶體管T8的漏極連接至反向操作電壓VDD_R，其柵極連接至節(jié)點(diǎn)P，且其源極輸出信號(hào)CRl。晶體管T9與TlO的源極耦至接地端VSS，其柵極分別連接至節(jié)點(diǎn)Z與時(shí)鐘信號(hào)CK3，且其漏極則連接至信號(hào)CRl。晶體管Tll的漏極連接至?xí)r鐘信號(hào)CKl，其柵極連接至節(jié)點(diǎn)P，且其源極輸出信號(hào)OUTl。晶體管T12與T13的源極耦至接地端VSS，其柵極分別連接至節(jié)點(diǎn)Z與時(shí)鐘信號(hào)CK3，且其漏極則連接至信號(hào)OUTl。晶體管T14與T15的源極耦至接地端VSS，其柵極分別連接至節(jié)點(diǎn)Z與時(shí)鐘信號(hào)CK3，且其漏極則連接至節(jié)點(diǎn)P。由圖3B，以第2級(jí)移位寄存器SR2來(lái)說(shuō)，其晶體管接法類(lèi)似于圖3A，故其細(xì)節(jié)于此不重述。只是，第2級(jí)移位寄存器SR2的晶體管T3與Tll接收時(shí)鐘信號(hào)CK2，而其晶體管T7、T10、T13與T15則接收時(shí)鐘信號(hào)CK4。由圖3C，如果以移位寄存器SR3來(lái)看的話(huà)，晶體管Tl的柵極接收由前二級(jí)移位寄存器SRl所輸出的信號(hào)OUTl，其漏極接收前二級(jí)移位寄存器SRl的晶體管T5所輸出的信號(hào)CFl,以當(dāng)成順向掃描起始信號(hào)，且其源極連接至節(jié)點(diǎn)P。晶體管T2的源極接收由下二級(jí)移位寄存器SR5所輸出的信號(hào)CR5，以當(dāng)成其反向掃描起始信號(hào)，其柵極接收由下二級(jí)移位寄存器SR5所輸出的信號(hào)0UT5，且其漏極則連接至節(jié)點(diǎn)P。晶體管T5其漏極連接至順向操作電壓VDD_F與其柵極連接至節(jié)點(diǎn)P，且其源極輸出信號(hào)CF3，此信號(hào)CF3會(huì)輸入至下二級(jí)移位寄存器SR5的晶體管Tl，以當(dāng)成下二級(jí)移位寄存器SR5的順向掃描起始信號(hào)。晶體管T5主要負(fù)責(zé)順向移位。晶體管T8其漏極連接至反向操作電壓VDD_R與其柵極連接至節(jié)點(diǎn)P，且其源極輸出信號(hào)CR3。移位寄存器SR3的晶體管T8的源極輸出信號(hào)CR3會(huì)輸入至前二級(jí)移位寄存器SRl的晶體管T2的源極，以當(dāng)成前二級(jí)移位寄存器SRl的反向掃描起始信號(hào)。晶體管T8主要負(fù)責(zé)反向移位。此外，于第I級(jí)移位寄存器SRl中，晶體管T3與Tll接收時(shí)鐘信號(hào)CKl，晶體管T7，T10、T13與Τ15則接收時(shí)鐘信號(hào)CK3 ;但于第3級(jí)移位寄存器SR3中，晶體管Τ3與Tll接收時(shí)鐘信號(hào)CK3，晶體管Τ7，Τ10、Τ13與Τ15則接收時(shí)鐘信號(hào)CKl。由圖3D，以第(M-I)級(jí)移位寄存器SR(M-I)來(lái)說(shuō)，晶體管Tl的柵極接收信號(hào)OUT (Μ-3)，其漏極接收信號(hào)CF (Μ-3)，且其源極連接至節(jié)點(diǎn)P。晶體管Τ2的柵極與源極接收起始信號(hào)STV,以當(dāng)成其反向掃描起始信號(hào)，且其漏極則連接至節(jié)點(diǎn)P。其余電路架構(gòu)相同于圖3Α，故不重述。由圖3Ε，以第M級(jí)移位寄存器SRM來(lái)說(shuō)，晶體管Tl的柵極接收信號(hào)OUT (Μ_2)，其漏 極接收信號(hào)CF(M-2)，且其源極連接至節(jié)點(diǎn)P。晶體管T2的柵極與源極接收起始信號(hào)STV,以當(dāng)成其反向掃描起始信號(hào)，且其漏極則連接至節(jié)點(diǎn)P。其余電路架構(gòu)相同于圖3A，故不重述。圖4A顯示根據(jù)本發(fā)明第一實(shí)施例的順向掃描時(shí)序圖。圖4B顯示根據(jù)本發(fā)明第一實(shí)施例的反向掃描時(shí)序圖。m為正整數(shù)，小于或等于M。由圖4A與圖4B可看出，于順向掃描時(shí)，順向操作電壓VDD_FS高電平(比如為VGH)，而反向操作電壓VDD_RS低電平(比如為VGL);相反地，于反向掃描時(shí)，順向操作電壓VDD_F為低電平，而反向操作電壓VDD_R為高電平。另外順向時(shí)鐘信號(hào)CKl的相位與反向時(shí)鐘信號(hào)CK4的相位相同，順向時(shí)鐘信號(hào)CK2的相位與反向時(shí)鐘信號(hào)CK3相位相同,順向時(shí)鐘信號(hào)CK3的相位與反相時(shí)鐘信號(hào)CK2的相位相同，順向時(shí)鐘信號(hào)CK4的相位與反相時(shí)鐘信號(hào)CKl的相位相同。下面將先說(shuō)明本發(fā)明第一實(shí)施例的順向掃描(順向移位)操作。順向掃描時(shí)，操作電壓源VDD_F始終為高電平(VGH)，操作電壓源VDD_R始終為低電平(VGL)。以第一級(jí)移位寄存器SRl為例，圖4A的tl時(shí)間范圍內(nèi)，起始信號(hào)STV為高電平(VGH)，節(jié)點(diǎn)P的電平會(huì)由VSS升高為(VGH-Vth)，其中Vth為薄膜晶體管閾值電壓，輸出信號(hào)CF為VGH-2Vth，輸出信號(hào)CR為低電平(VSS)，輸出信號(hào)OUT為VSS，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH);晶體管T2會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)0UT3為低電平(VSS);晶體管T3會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CKl為低電平(VSS);晶體管T4會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T5會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T7會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管T8會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管TlO會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管Tll會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS)。接著，圖4A的t2時(shí)間范圍內(nèi)，以第一級(jí)移位寄存器SRl為例，節(jié)點(diǎn)P的電平會(huì)由VSS 升高為(VGH-Vth+Λ Vp) ,AVp= (VGH-VGL) *CP/(CP+CB)，其中，Cp 為節(jié)點(diǎn) P 的寄生電容總和，Cb為升壓電容，輸出信號(hào)CF為VGH，輸出信號(hào)CR為低電平(VSS)，輸出時(shí)鐘信號(hào)OUTl為VGH，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T2會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)0UT3為低電平(VSS);晶體管T3會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CKl為高電平(VGH);晶體管T4會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T5會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T7會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管T8會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP)；晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)Z為低電平(VSS);晶體管TlO會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管Tll會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)截止， 因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為低電平(VSS)。接著，圖4A的t3時(shí)間范圍內(nèi)，以第一級(jí)移位寄存器SRl為例，節(jié)點(diǎn)P的電平會(huì)由(VGH-Vth+AVp)降低為VSS，輸出信號(hào)CF為VSS，輸出信號(hào)CR為低電平(VSS)，輸出時(shí)鐘信號(hào)OUTl為VSS，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T2會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)0UT3為高電平(VGH);晶體管T3會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CKl為低電平(VSS);晶體管T4會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T5會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)Z為低電平(VSS);晶體管T7會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為高電平(VGH);晶體管T8會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管TlO會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為高電平(VGH);晶體管Tll會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為高電平(VGH);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK3為高電平(VGH)。另外，如上所述，于順向掃描時(shí)，除第I級(jí)與第2級(jí)移位寄存器SRl與SR2之外，其他級(jí)的移位寄存器的順向掃描起始信號(hào)乃是其前2級(jí)移位寄存器所輸出的信號(hào)CF。由上述可知，本發(fā)明第一實(shí)施例于順向掃描時(shí)可正常運(yùn)作?，F(xiàn)將說(shuō)明本發(fā)明第一實(shí)施例于反向掃描(反向移位)時(shí)的操作。其中m = M，且m為正偶數(shù)。反向掃描時(shí)，操作電壓VDD_F始終為低電平(VGL)，操作電壓VDD_R始終為高電平(VGH)。在電路設(shè)計(jì)時(shí)，時(shí)鐘信號(hào)CKl CK4的時(shí)序要改變?nèi)鐖D4B所示。亦即，順向下的時(shí)鐘信號(hào)CKl的相位同于反相下的時(shí)鐘信號(hào)CK4 ;順向下的時(shí)鐘信號(hào)CK2的相位同于反相下的時(shí)鐘信號(hào)CK3 ;順向下的時(shí)鐘信號(hào)CK3的相位同于反相下的時(shí)鐘信號(hào)CK2 ;順向下的時(shí)鐘信號(hào)CK4的相位同于反相下的時(shí)鐘信號(hào)CKl。
圖4B的t4時(shí)間范圍內(nèi)，以最后一級(jí)移位寄存器SRM為例，節(jié)點(diǎn)P的電平會(huì)由VSS升高為(VGH-Vth)，輸出信號(hào)CF為VSS，輸出信號(hào)CR為VGH_2Vth，輸出信號(hào)OUT (M)為VSS，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為截止，因?yàn)槠鋿艠O所接收的信號(hào)0UT(M-2)為低電平(VSS);晶 體管T2會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH);晶體管T3會(huì)截止，因?yàn)槠鋿艠O所接收的CK4為低電平(VSS);晶體管T4會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T5會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T7會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管T8會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth);晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管TlO會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管Tll會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth)；晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS)。接著，圖4B的t5時(shí)間范圍內(nèi)，以最后一級(jí)移位寄存器SRM為例，節(jié)點(diǎn)P的電平會(huì)由(VGH-Vth)升高為(VGH-Vth+Λ Vp)，輸出信號(hào)OUT(M)為高電平(VGH)，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為截止，因?yàn)槠鋿艠O所接收的信號(hào)OUT (Μ-2)為低電平(VSS);晶體管Τ2會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管Τ3會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK4為高電平(VGH);晶體管Τ4會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T5會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS)；晶體管T7會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管T8會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVP);晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管TlO會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管Tll會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為高電平(VGH-Vth+AVp);晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為低電平(VSS)。接著，圖4B的t6時(shí)間范圍內(nèi)，以最后一級(jí)移位寄存器SRM為例，節(jié)點(diǎn)P的電平會(huì)由(VGH-Vth+Λ Vp)降低為VSS，輸出信號(hào)OUT(M)為低電平(VSS)，Z節(jié)點(diǎn)為低電平(VSS)。晶體管Tl為導(dǎo)通，因?yàn)槠鋿艠O所接收的信號(hào)OUT (Μ-2)為高電平(VGH);晶體管Τ2會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管Τ3會(huì)截止，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK4為低電平(VSS);晶體管Τ4會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管Τ5會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管Τ6會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管Τ7會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為高電平(VGH);晶體管Τ8會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T9會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)Z為低電平(VSS);晶體管TlO會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為高電平(VGH);晶體管Tll會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)P為低電平(VSS);晶體管T12會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T13會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為高電平(VGH);晶體管T14會(huì)截止，因?yàn)槠鋿艠O所接收的信號(hào)同節(jié)點(diǎn)Z為低電平(VSS);晶體管T15會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的時(shí)鐘信號(hào)CK2為高電平(VGH)。另外，如上所述，于反向掃描時(shí)，除第M-I級(jí)與第M級(jí)移位寄存器SRM-I與SRM之外，其他級(jí)的移位寄存器的反向掃描起始信號(hào)乃是其后2級(jí)移位寄存器的信號(hào)CR。
由上述說(shuō)明可知，本發(fā)明第一實(shí)施例于反向掃描時(shí)可正常運(yùn)作。由于TFT為不完美開(kāi)關(guān)元件，當(dāng)元件關(guān)閉時(shí)，仍會(huì)有漏電流流經(jīng)其漏極與源極。且當(dāng)漏極-源極跨電壓Vds愈大時(shí)，此漏電流愈大，且在高溫下，此漏電流值將會(huì)更高，將讓電路運(yùn)作有異常風(fēng)險(xiǎn)，比如，漏電流可能會(huì)造成移位寄存器的輸出信號(hào)OUT有多重峰值，使得其相對(duì)的掃描線(xiàn)于一個(gè)畫(huà)框期間被導(dǎo)通多次。故而，于本發(fā)明第一實(shí)施例中，為了電路的穩(wěn)定度，節(jié)點(diǎn)P需抑制任何漏電路徑。如上所述，本級(jí)移位寄存器的晶體管T5的源極連接至下二級(jí)移位寄存器的晶體管Tl的漏極；且本級(jí)移位寄存器的晶體管T8的源極連接至上二級(jí)移位寄存器的晶體管T2的源極。于順向移位時(shí)，如果本級(jí)移位寄存器的晶體管T5的漏極-源極跨電壓Vds長(zhǎng)時(shí)間處于VGH-VSS時(shí)，晶體管T5會(huì)持續(xù)有漏電流Ioff I，使得其輸出信號(hào)CF的電位緩步上升，但通過(guò)下二級(jí)移位寄存器的晶體管Tl的阻隔，可使得漏電至下二級(jí)移位寄存器的節(jié)點(diǎn)P的漏電流Ioff2趨于更小，由于節(jié)點(diǎn)P為控制晶體管Tll運(yùn)作以輸出掃描訊號(hào)至顯示區(qū)，保持P節(jié)點(diǎn)電位的穩(wěn)定以維持移位寄存器與整體電路的穩(wěn)定度。相似地，當(dāng)反向移位時(shí)，本級(jí)移位寄存器的晶體管T8會(huì)持續(xù)有漏電流Ioff3，使得輸出信號(hào)CR緩步上升，通過(guò)前二級(jí)移位寄存器的晶體管T2的阻隔，可使得漏電至前二級(jí)移位寄存器的漏電流Ioff4趨于更小，保持P節(jié)點(diǎn)電位的穩(wěn)定以維持移位寄存器與整體電路的穩(wěn)定度。第二實(shí)施例于本發(fā)明第二實(shí)施例中，GOP驅(qū)動(dòng)電路還包括多個(gè)虛設(shè)(dummy)移位寄存器。圖5顯示根據(jù)本發(fā)明第二實(shí)施例的GOP驅(qū)動(dòng)電路的電路架構(gòu)圖。如圖5所示，GOP驅(qū)動(dòng)電路還包括4個(gè)虛設(shè)移位寄存器Du_y_l Drnnmy_4。虛設(shè)移位寄存器Du_y_l與虛設(shè)移位寄存器Du_y_2位于前2級(jí)移位寄存器之前，當(dāng)反向掃描時(shí)將前2級(jí)移位寄存器的輸出信號(hào)OUT拉低；而虛設(shè)移位寄存器Du_y_3與虛設(shè)移位寄存器Drnnmy_4位于最后2級(jí)移位寄存器之后，當(dāng)順向掃描時(shí)將最后2級(jí)移位寄存器的輸出信號(hào)OUT拉低。加入虛設(shè)移位寄存器Dummy_l Dummy_4可將移位寄存器SRl SRM中所有TFT元件所受到的偏壓(BiasVoltage),于掃描后拉低其電平,避免因偏壓應(yīng)力(Voltage Bias Stress)而造成TFT元件柵極功能劣化。圖6A顯示根據(jù)本發(fā)明第二實(shí)施例的移位寄存器的電路架構(gòu)圖。在此以虛設(shè)移位寄存器Du_y_l為例?；旧?，各移位寄存器與各虛設(shè)移位寄存器的電路架構(gòu)彼此相同，差別在于輸入及輸出訊號(hào)的不同。于第二實(shí)施例中，移位寄存器包括晶體管Tl T19。如圖6所示，以虛設(shè)移位寄存器Du_y_l為例，晶體管T16的柵極連接至下二級(jí)移位寄存器SRl的輸出信號(hào)OUTl、其漏極連接至輸出信號(hào)CF(Du_y_l)，其源極連接至接地端VSS。晶體管T17的柵極連接至起始信號(hào)STV、其漏極連接至輸出信號(hào)CR(Dummy_l)，其源極連接至接地端VSS。晶體管T18的柵極連接至下二級(jí)移位寄存器SRl的輸出信號(hào)0UT1，其源極連接至接地端VSS，其漏極輸出信號(hào)DOUTl。晶體管T19的柵極連接至起始信號(hào)STV、其漏極輸出信號(hào)D0UT1，其源極連接至接地端VSS。此外，于第二實(shí)施例中，移位寄存器SRl的晶體管Tl的柵極與漏極分別接收由虛設(shè)移位寄存器Du_y_l所傳來(lái)的信號(hào)DOUTl與信號(hào)CF (當(dāng)成其順向掃描起始信號(hào))；移位寄存器SR2的晶體管Tl的柵極與漏極分別接收由虛設(shè)移位寄存器Dummy_2所傳來(lái)的信號(hào)D0UT2與CF(以當(dāng)成其順向掃描起始信號(hào))；第(M-I)級(jí)移位寄存器SR(M-I)(未示出)的晶體管T2的柵極與源極分別接收由虛設(shè)移位寄存器Du_y_3K傳來(lái)的信號(hào)D0UT3與CR(當(dāng)成其反向掃描起始訊號(hào))；第M級(jí)移位寄存器SRM的晶體管T2的柵極與源極分別接收由虛設(shè)移位寄存器Du_y_4所傳來(lái)的信號(hào)D0UT4與CR(以當(dāng)成其反向掃描起始訊號(hào))。 下面將先說(shuō)明本發(fā)明第二實(shí)施例的順向掃描(順向移位)操作，請(qǐng)參考圖6B。由于晶體管Tl T15的導(dǎo)通/截止情況同于第一實(shí)施例，故下面說(shuō)明晶體管T16 T19的導(dǎo)通/截止情況。以虛設(shè)移位寄存器Du_y_l為例，在圖6B的t7時(shí)間范圍內(nèi)，晶體管T16會(huì)截止，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為低電平(VSS);晶體管T17會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH);晶體管T18會(huì)截止，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為低電平(VSS);晶體管T19會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH) ο接著，在圖6B的t8時(shí)間范圍內(nèi)，以虛設(shè)移位寄存器Dummy_l為例，晶體管T16會(huì)截止，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為低電平(VSS);晶體管T17會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T18會(huì)截止，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為低電平(VSS);晶體管T19會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS)。接著，在圖6B的t9時(shí)間范圍內(nèi)，以虛設(shè)移位寄存器Dummy_l為例，晶體管T16會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為高電平(VGH);晶體管T17會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T18會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的輸出信號(hào)OUTl為高電平(VGH);晶體管T19會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS)。另外，虛設(shè)移位寄存器Du_y_3的輸出信號(hào)D0UT3輸入至第(M_l)級(jí)移位寄存器SR(M-I)的晶體管T18的柵極。于順向掃描時(shí)，當(dāng)虛設(shè)移位寄存器Du_y_3的輸出信號(hào)D0UT3為高電平(VGH)時(shí)，第(M-I)級(jí)移位寄存器SR(M-I)的晶體管T18會(huì)導(dǎo)通，而將第(M-I)級(jí)移位寄存器SR(M-I)的輸出信號(hào)OUT(M-I)拉低。相同，如上述，虛設(shè)移位寄存器Dummy_4的輸出信號(hào)D0UT4輸入至第M級(jí)移位寄存器SRM的晶體管T18的柵極。于順向掃描時(shí)，當(dāng)虛設(shè)移位寄存器Dummy_4的輸出信號(hào)D0UT4為高電平(VGH)時(shí)，第M級(jí)移位寄存器SRM的晶體管T18會(huì)導(dǎo)通，而將第M級(jí)移位寄存器SRM的輸出信號(hào)OUTM拉低。由上述可知，本發(fā)明第二實(shí)施例于順向掃描時(shí)可正常運(yùn)作。現(xiàn)將說(shuō)明本發(fā)明第二實(shí)施例于反向掃描(反向移位)時(shí)的操作。請(qǐng)參考圖6C。圖6C在tlO時(shí)間范圍內(nèi)，以虛設(shè)移位寄存器Du_y_4為例，晶體管T16會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH);晶體管T17為截止，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為低電平(VSS);晶體管T18會(huì)導(dǎo)通，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為高電平(VGH);晶體管T19為截止，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為低電平(VSS)。接著，圖6C的til時(shí)間范圍內(nèi)，以虛設(shè)移位寄存器Dummy_4為例，晶體管T16會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T17為截止，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為低電平(VSS);晶體管T18會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T19為截止，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為低電平(VSS)。接著，在圖6C的tl2時(shí)間范圍內(nèi)，以虛設(shè)移位寄存器Du_y_4為例，晶體管T16會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T17為導(dǎo)通，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為高電平(VGH);晶體管T18會(huì)截止，因?yàn)槠鋿艠O所接收的起始信號(hào)STV為低電平(VSS);晶體管T19為導(dǎo)通，因?yàn)槠鋿艠O所接收的由第M級(jí)移位寄存器SRM所輸出的信號(hào)CF為高電平(VGH)。另外，虛設(shè)移位寄存器Dummy_l的輸出信號(hào)CF輸入至第I級(jí)移位寄存器SRl的晶體管T19的柵極。于反向掃描時(shí)，當(dāng)虛設(shè)移位寄存器Du_y_l的輸出信號(hào)CF為高電平(VGH)時(shí)，第I級(jí)移位寄存器SRl的晶體管T19會(huì)導(dǎo)通，而將第I級(jí)移位寄存器SRl的輸出信號(hào)OUTl拉低。相同，虛設(shè)移位寄存器Du_y_2的輸出信號(hào)CF輸入至第2級(jí)移位寄存器SR2的晶體管T19的柵極。于反向掃描時(shí)，當(dāng)虛設(shè)移位寄存器Du_y_2的輸出信號(hào)CF為高電平(VGH)時(shí)，第2級(jí)移位寄存器SR2的晶體管T19會(huì)導(dǎo)通，而將第2級(jí)移位寄存器SR2的輸出信號(hào)0UT2拉低。由上述說(shuō)明可知，本發(fā)明第二實(shí)施例于反向掃描時(shí)可正常運(yùn)作。同樣地，于本發(fā)明第二實(shí)施例中，可藉由晶體管T1、T2、T5與T8來(lái)抑制漏電至節(jié)點(diǎn)P的漏電流，以維持電路正常運(yùn)作。增加虛擬移位寄存器的原因在于增加電路穩(wěn)定度。由于晶體管Τ6、Τ7、T9、Τ10、Τ12、Τ13、Τ14與Τ15將因?yàn)閼?yīng)力而電性老化，增加Τ16 Τ19可提高移位寄存器的生命周期與運(yùn)作穩(wěn)定度。第三實(shí)施例圖7顯示根據(jù)本發(fā)明第三實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。于本發(fā)明第三實(shí)施例中，放電信號(hào)DISCH于空白(blanking)時(shí)間啟動(dòng)，以將虛設(shè)移位寄存器Du_y_l Du_y_4的節(jié)點(diǎn)P、信號(hào)CF、信號(hào)CR與輸出信號(hào)DOUT拉低，以更確保電路運(yùn)作穩(wěn)定度。另外，如果將放電信號(hào)DISCH施加給移位寄存器SRl SRM的話(huà)，則有助于消除關(guān)機(jī)殘影，因?yàn)殛P(guān)機(jī)時(shí)，移位寄存器SRl SRM的節(jié)點(diǎn)P、信號(hào)CF、信號(hào)CR與輸出信號(hào)OUT會(huì)先被拉高，通過(guò)信號(hào)DISCH，可將移位寄存器SRl SRM的節(jié)點(diǎn)P、放電信號(hào)CF、信號(hào)CR與輸出信號(hào)OUT拉低，以解決關(guān)機(jī)殘影。不過(guò)，放電信號(hào)DISCH施加給移位寄存器SRl SRM可選擇性作用或不作用。圖8A顯示根據(jù)本發(fā)明第三實(shí)施例的移位寄存器SRl的電路架構(gòu)圖。于第三實(shí)施例中，各移位寄存器包括晶體管Tl T21?；旧希饕莆患拇嫫鞯碾娐芳軜?gòu)彼此相同。晶體管T20的漏極、柵極與源極分別連接至節(jié)點(diǎn)P、放電信號(hào)DISCH與VSS，以將節(jié)點(diǎn)P拉低； 晶體管T21的漏極、柵極與源極分別連接至輸出信號(hào)OUT、放電信號(hào)DISCH與VSS，以將輸出信號(hào)OUT拉低。第三實(shí)施例中的第M級(jí)移位寄存器SRM的架構(gòu)，其可由圖8A與第一 第二實(shí)施例的描述而推知，比如，第M級(jí)移位寄存器SRM的晶體管T20與T21的接法相同于圖8的T20與T21的接法，另外，第M級(jí)移位寄存器SRM的晶體管T2的漏極連接至節(jié)點(diǎn)P，其柵極連接至下二級(jí)的虛設(shè)移位寄存器Du_y_4的輸出信號(hào)D0UT4,其源極連接至下二級(jí)的虛設(shè)移位寄存器Du_y_4的輸出信號(hào)CR。
圖SB顯示根據(jù)本發(fā)明第三實(shí)施例的順向掃描時(shí)序圖。圖SC顯示根據(jù)本發(fā)明第三實(shí)施例的反向掃描時(shí)序圖。放電信號(hào)DISCH于空白時(shí)間啟動(dòng)，以進(jìn)行放電操作。圖8D顯示根據(jù)本發(fā)明第三實(shí)施例的另一種移位寄存器的電路架構(gòu)圖。于圖8D中，移位寄存器還包括晶體管T22，其柵極、漏極與源極分別連接至放電信號(hào)DISCH、信號(hào)CF與VSS,以將信號(hào)CF拉低。移位寄存器還包括晶體管T23，其柵極、漏極與源極分別連接至放電信號(hào)DISCH、信號(hào)CR與VSS，以將信號(hào)CR拉低。第四實(shí)施例圖9顯示根據(jù)本發(fā)明第四實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。于本發(fā)明第四實(shí)施例中，不同于第二實(shí)施例與第三實(shí)施例處在于，前后各只增加I級(jí)的虛設(shè)移位寄存器Du_y_l與Dummy_2。虛設(shè)移位寄存器Dummy_l的信號(hào)CF當(dāng)成移位寄存器SRl與SR2的順向起始信號(hào)；虛設(shè)移位寄存器Dummy_2的信號(hào)CR當(dāng)成最后2級(jí)移位寄存器SRM與SR(M-I)的反向起始信號(hào)。原則上，第四實(shí)施例中的移位寄存器或是虛設(shè)移位寄存器的架構(gòu)與其操作可相同或相似于先前第一 第三實(shí)施例，故其細(xì)節(jié)于此不重述。圖IOA與圖IOB分別顯示根據(jù)本發(fā)明第四實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。第五實(shí)施例圖11顯示根據(jù)本發(fā)明第五實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。于本發(fā)明第五實(shí)施例中，不同于第二實(shí)施例與第三實(shí)施例在于，移位寄存器接收時(shí)鐘信號(hào)CKl CK4的方式不同。原則上，第五實(shí)施例中的移位寄存器或是虛設(shè)移位寄存器的架構(gòu)與其操作可相同或相似于先前第一 第三實(shí)施例，故其細(xì)節(jié)于此不重述。圖12A與圖12B分別顯示根據(jù)本發(fā)明第五實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。于圖12A可看出，于順向掃描(移位)時(shí)，轉(zhuǎn)態(tài)為高電位的順序?yàn)镃K3、CK4、CKl與CK2。于圖12B可看出，于反向掃描(移位)時(shí)，轉(zhuǎn)態(tài)為高電位的順序?yàn)镃K2、CK1、CK4與CK3。第六實(shí)施例圖13顯示根據(jù)本發(fā)明第六實(shí)施例的GOP驅(qū)動(dòng)電路的示意圖。于本發(fā)明第六實(shí)施例中，不同于第二實(shí)施例與第三實(shí)施例在于，移位寄存器接收時(shí)鐘信號(hào)CKl CK4的方式不同。原則上，第六實(shí)施例中的移位寄存器或是虛設(shè)移位寄存器的架構(gòu)與其操作可相同或相似于先前第一 第三實(shí)施例，故其細(xì)節(jié)于此不重述。圖14A與圖14B分別顯示根據(jù)本發(fā)明第六實(shí)施例的順向掃描時(shí)序圖與反向掃描時(shí)序圖。于圖14A可看出，于順向掃描(移位)時(shí)，轉(zhuǎn)態(tài)為高電位的順序?yàn)镃K3、CK4、CKl與CK2。于圖14B可看出，于反向掃描(移位)時(shí)，轉(zhuǎn)態(tài)為高電位的順序?yàn)镃K2、CK1、CK4與CK3。此外，于本發(fā)明上述數(shù)個(gè)實(shí)施例中，晶體管T1、T2、T16 Τ21于一個(gè)畫(huà)框(frame)顯示時(shí)間內(nèi)才被導(dǎo)通一次。所以，如果同級(jí)移位寄存器的其他顆晶體管長(zhǎng)時(shí)間接受偏壓應(yīng)力(Stress Bias Voltage)的話(huà),其臨界電壓會(huì)持續(xù)上升,使得其失去開(kāi)關(guān)功能。在此情況下，于本發(fā)明上述實(shí)施例中，仍可通過(guò)晶體管T1、T2、T16 T21的運(yùn)作而維持電路運(yùn)作。
綜上所述，雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍是以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種顯示驅(qū)動(dòng)電路，形成于一薄膜晶體管陣列基板上，該顯示驅(qū)動(dòng)電路包括 多個(gè)移位寄存器，奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)，這些移位寄存器支持雙向移位，各這些移位寄存器包括 一第一晶體管至一第四晶體管，該第一晶體管耦接于一前二級(jí)移位寄存器的一第三晶體管所輸出的一順向掃描起始訊號(hào)，耦接于該前二級(jí)移位寄存器的一輸出信號(hào)，且耦接于一節(jié)點(diǎn)；該第二晶體管耦接于一下二級(jí)移位寄存器的一第四晶體管所輸出的一反向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的一輸出信號(hào)，且耦接于該節(jié)點(diǎn)；該第三晶體管耦接于一順向操作電壓，輸出一順向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)；以及該第四晶體管耦接于一反向操作電壓，輸出一反向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。
2.如權(quán)利要求I所述的顯示驅(qū)動(dòng)電路，其中，于順向掃描時(shí)，該移位寄存器被該前二級(jí)移位寄存器的該順向掃描起始信號(hào)所起始，且該順向操作電壓為一第一參考電壓，該反向操作電壓為一第二參考電壓。
3.如權(quán)利要求I所述的顯示驅(qū)動(dòng)電路，其中，于反向掃描時(shí)，該移位寄存器被該后二級(jí)移位寄存器的該反向掃描起始信號(hào)所起始，且該順向操作電壓為該第二參考電壓，該反向操作電壓為該第一參考電壓。
4.如權(quán)利要求I所述的顯示驅(qū)動(dòng)電路，其中，這些移位寄存器的一第一級(jí)移位寄存器的該第一晶體管具有一第一端與一第二端，耦接于一時(shí)序控制器所輸出的該起始信號(hào)；以及一第三端，稱(chēng)接于該節(jié)點(diǎn)。
5.如權(quán)利要求I所述的顯示驅(qū)動(dòng)電路，還包括 多個(gè)第一虛設(shè)移位寄存器，位于這些移位寄存器的一第一級(jí)與一第二級(jí)移位寄存器之前，以將該第一級(jí)與該第二級(jí)移位寄存器的該輸出信號(hào)拉低；以及 多個(gè)第二虛設(shè)移位寄存器，位于這些移位寄存器的一最后一級(jí)與一最后倒數(shù)第二級(jí)移位寄存器之后，以將該最后一級(jí)與該最后倒數(shù)第二級(jí)移位寄存器的該輸出信號(hào)拉低。
6.如權(quán)利要求5所述的顯示驅(qū)動(dòng)電路，其中，各這些移位寄存器還包括 一第五晶體管至一第八晶體管，該第五晶體管耦接于該第三晶體管所輸出的該順向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的該輸出信號(hào)；該第六晶體管耦接于該第四晶體管所輸出的該反向掃描起始信號(hào)，耦接于一時(shí)序控制器所輸出的一起始信號(hào)；該第七晶體管耦接于該下二級(jí)移位寄存器所輸出的該輸出信號(hào)，耦接于該輸出信號(hào)；以及該第八晶體管耦接于該起始信號(hào)與該輸出信號(hào)。
7.如權(quán)利要求6所述的顯示驅(qū)動(dòng)電路，其中，各這些移位寄存器還包括 一第九晶體管至一第十晶體管，該第九晶體管耦接于一放電信號(hào)與該節(jié)點(diǎn)，該第十晶體管耦接于該放電信號(hào)與該輸出信號(hào)，其中，該放電信號(hào)于一空白期間，將這些虛擬移位寄存器的多個(gè)輸出信號(hào)及其內(nèi)部信號(hào)拉低。
8.如權(quán)利要求7所述的顯示驅(qū)動(dòng)電路，其中，該放電信號(hào)于該空白期間更將這些移位寄存器的這些輸出信號(hào)與其內(nèi)部信號(hào)拉低。
9.如權(quán)利要求I所述的顯示驅(qū)動(dòng)電路，還包括 一第一虛擬移位寄存器，位于這些移位寄存器的一第一級(jí)與一第二級(jí)移位寄存器之前，以將該第一級(jí)與該第二級(jí)移位寄存器的該輸出信號(hào)拉低；以及 一第二虛擬移位寄存器，位于這些移位寄存器的一最后一級(jí)與一最后倒數(shù)第二級(jí)移位寄存器之后，以將該最后一級(jí)與該最后倒數(shù)第二級(jí)移位寄存器的該輸出信號(hào)拉低。
10.如權(quán)利要求9所述的顯示驅(qū)動(dòng)電路，其中，一放電信號(hào)于一空白期間，將這些虛擬移位寄存器的多個(gè)輸出信號(hào)及其內(nèi)部信號(hào)拉低。
11.如權(quán)利要求10所述的顯示驅(qū)動(dòng)電路，其中，該放電信號(hào)于該空白期間更將這些移位寄存器的這些輸出信號(hào)與其內(nèi)部信號(hào)拉低。
12.—種顯不面板,包括 一薄膜晶體管陣列基板； 多條掃描線(xiàn)，形成于該薄膜晶體管陣列基板上；以及 一驅(qū)動(dòng)電路，形成于該薄膜晶體管陣列基板上，用以驅(qū)動(dòng)這些掃描線(xiàn)，該顯示驅(qū)動(dòng)電路包括 多個(gè)移位寄存器，奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)，這些移位寄存器支持雙向移位，各這些移位寄存器包括一第一晶體管至一第四晶體管，該第一晶體管耦接于一前二級(jí)移位寄存器的一第三晶體管所輸出的一順向掃描起始訊號(hào)，耦接于該前二級(jí)移位寄存器的一輸出信號(hào)，且耦接于一節(jié)點(diǎn)；該第二晶體管耦接于一下二級(jí)移位寄存器的一第四晶體管所輸出的一反向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的一輸出信號(hào)，且耦接于該節(jié)點(diǎn)；該第三晶體管耦接于一順向操作電壓，輸出一順向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)；以及該第四晶體管耦接于一反向操作電壓，輸出一反向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。
13.如權(quán)利要求12所述的顯示面板，其中，于順向掃描時(shí)，該移位寄存器被該前二級(jí)移位寄存器的該順向掃描起始信號(hào)所起始，且該順向操作電壓為一第一參考電壓，該反向操作電壓為一第二參考電壓。
14.如權(quán)利要求12所述的顯示面板，其中，于反向掃描時(shí)，該移位寄存器被該后二級(jí)移位寄存器的該反向掃描起始信號(hào)所起始，且該順向操作電壓為該第二參考電壓，該反向操作電壓為該第一參考電壓。
15.如權(quán)利要求14所述的顯示面板，其中，這些移位寄存器的一第一級(jí)移位寄存器的該第一晶體管具有一第一端與一第二端，耦接于一時(shí)序控制器所輸出的該起始信號(hào)；以及一第三端，稱(chēng)接于該節(jié)點(diǎn)。
16.如權(quán)利要求12所述的顯示面板,該驅(qū)動(dòng)電路還包括 多個(gè)第一虛設(shè)移位寄存器，位于這些移位寄存器的一第一級(jí)與一第二級(jí)移位寄存器之前，以將該第一級(jí)與該第二級(jí)移位寄存器的該輸出信號(hào)拉低；以及 多個(gè)第二虛設(shè)移位寄存器，位于這些移位寄存器的一最后一級(jí)與一最后倒數(shù)第二級(jí)移位寄存器之后，以將該最后一級(jí)與該最后倒數(shù)第二級(jí)移位寄存器的該輸出信號(hào)拉低。
17.如權(quán)利要求16所述的顯示面板，其中，各這些移位寄存器還包括 一第五晶體管至一第八晶體管，該第五晶體管耦接于該第三晶體管所輸出的該順向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的該輸出信號(hào)；該第六晶體管耦接于該第四晶體管所輸出的該反向掃描起始信號(hào)，耦接于一時(shí)序控制器所輸出的一起始信號(hào)；該第七晶體管耦接于該下二級(jí)移位寄存器所輸出的該輸出信號(hào)，耦接于該輸出信號(hào)；以及該第八晶體管耦接于該起始信號(hào)與該輸出信號(hào)。
18.如權(quán)利要求17所述的顯示面板，其中，各這些移位寄存器還包括一第九晶體管至一第十晶體管，該第九晶體管耦接于一放電信號(hào)與該節(jié)點(diǎn)，該第十晶體管耦接于該放電信號(hào)與該輸出信號(hào)，其中，該放電信號(hào)于一空白期間，將這些虛擬移位寄存器的多個(gè)輸出信號(hào)及其內(nèi)部信號(hào)拉低。
19.如權(quán)利要求18所述的顯示面板，其中，該放電信號(hào)于該空白期間更將這些移位寄存器的這些輸出信號(hào)與其內(nèi)部信號(hào)拉低。
20.如權(quán)利要求12所述的顯示面板，其中該顯示驅(qū)動(dòng)電路還包括 一第一虛擬移位寄存器，位于這些移位寄存器的一第一級(jí)與一第二級(jí)移位寄存器之前，以將該第一級(jí)與該第二級(jí)移位寄存器的該輸出信號(hào)拉低；以及 一第二虛擬移位寄存器，位于這些移位寄存器的一最后一級(jí)與一最后倒數(shù)第二級(jí)移位寄存器之后，以將該最后一級(jí)與該最后倒數(shù)第二級(jí)移位寄存器的該輸出信號(hào)拉低。
21.如權(quán)利要求20所述的顯示面板，其中，一放電信號(hào)于一空白期間，將這些虛擬移位寄存器的多個(gè)輸出信號(hào)及其內(nèi)部信號(hào)拉低。
22.如權(quán)利要求21所述的顯示面板，其中，該放電信號(hào)于該空白期間更將這些移位寄存器的這些輸出信號(hào)與其內(nèi)部信號(hào)拉低。
全文摘要
一種顯示驅(qū)動(dòng)電路與應(yīng)用其的顯示面板。顯示驅(qū)動(dòng)電路包括多個(gè)移位寄存器，奇數(shù)級(jí)移位寄存器串聯(lián)且偶數(shù)級(jí)移位寄存器串聯(lián)。這些移位寄存器支持雙向移位。各這些移位寄存器包括第一晶體管至第四晶體管。該第一晶體管耦接于一前二級(jí)移位寄存器的第三晶體管所輸出的一順向掃描起始訊號(hào)，耦接于該前二級(jí)移位寄存器的一輸出信號(hào)，且耦接于一節(jié)點(diǎn)。該第二晶體管耦接于一下二級(jí)移位寄存器的第四晶體管所輸出的一反向掃描起始信號(hào)，耦接于該下二級(jí)移位寄存器所輸出的一輸出信號(hào)，且耦接于該節(jié)點(diǎn)。該第三晶體管耦接于一順向操作電壓，輸出一順向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。該第四晶體管耦接于一反向操作電壓，輸出一反向掃描起始信號(hào)，耦接于該節(jié)點(diǎn)。
文檔編號(hào)G09G3/36GK102637401SQ20111002647
公開(kāi)日2012年8月15日 申請(qǐng)日期2011年1月25日 優(yōu)先權(quán)日2011年1月25日
發(fā)明者孫鴻志, 張高賓, 林義淵, 蔡易宬 申請(qǐng)人:奇美電子股份有限公司, 群康科技(深圳)有限公司