專利名稱：顯示裝置的門驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種門，具體地涉及到一種顯示裝置的門驅(qū)動(dòng)電路。本發(fā)明有廣泛的 適用范圍，尤其是適用于通過最小化連接單元之間的負(fù)荷偏差來一致地保持掃描脈沖的輸 出狀態(tài)。
背景技術(shù)：
一般地，門驅(qū)動(dòng)電路利用相位不同的多個(gè)時(shí)鐘脈沖來產(chǎn)生掃描脈沖。門驅(qū)動(dòng)電路 包括用來傳送時(shí)鐘脈沖的多條時(shí)鐘傳輸線和利用來自時(shí)鐘傳輸線的時(shí)鐘脈沖來產(chǎn)生并輸 出掃描脈沖的移位寄存器。每條時(shí)鐘傳輸線通過連接單元與移位寄存器連接。由于移位寄存器和每條時(shí)鐘傳 輸線之間的距離不同，連接單元之間的長(zhǎng)度也各異。從而產(chǎn)生了連接單元之間的負(fù)荷差。這 種負(fù)荷差會(huì)分別導(dǎo)致從相應(yīng)的時(shí)鐘傳輸線輸出的時(shí)鐘脈沖之間的時(shí)鐘間脈沖上升時(shí)間偏 差和時(shí)鐘間脈沖下降時(shí)間偏差。因此，基于時(shí)鐘脈沖輸出的掃描脈沖之間的上升時(shí)間偏差 和下降時(shí)間偏差會(huì)增大。然而，作為顯示裝置的掃描脈沖驅(qū)動(dòng)門線路，如果掃描脈沖之間的偏差增大，將不 可避免地導(dǎo)致圖像質(zhì)量的降低。

發(fā)明內(nèi)容
基于上述原因，本發(fā)明旨在提供一種顯示裝置的門驅(qū)動(dòng)電路，其基本上能夠解決 由于現(xiàn)有技術(shù)的限制和缺點(diǎn)導(dǎo)致的一個(gè)或多個(gè)問題。本發(fā)明的一個(gè)目的是提供一種顯示裝置的門驅(qū)動(dòng)電路，其按照將根據(jù)連接單元的 長(zhǎng)度而在長(zhǎng)度上彼此不同的Z形線分別提供給連接線路的方式最小化連接單元之間的負(fù) 荷偏差，從而能夠一致地保持掃描脈沖的輸出狀態(tài)。本發(fā)明的其他優(yōu)點(diǎn)、目的和特點(diǎn)的一部分將在下文說明書中闡述，一部分對(duì)于所 屬領(lǐng)域技術(shù)人員來說可以通過研究下文變得顯而易見，或者可從本發(fā)明的實(shí)踐中獲知。通 過書面說明書、權(quán)利要求書以及附圖中具體指出的結(jié)構(gòu)可實(shí)現(xiàn)和獲得本發(fā)明的這些目的和 其他優(yōu)點(diǎn)。為了實(shí)現(xiàn)本發(fā)明的這些目的和其它優(yōu)點(diǎn)，根據(jù)本發(fā)明的用途，如這里具體化和廣 義描述的，根據(jù)本發(fā)明的顯示裝置的門驅(qū)動(dòng)電路包括至少兩條時(shí)鐘傳輸線，其用于傳輸彼 此具有相位差的至少兩個(gè)時(shí)鐘脈沖；移位寄存器，其用于基于從所述時(shí)鐘傳輸線傳輸?shù)臅r(shí) 鐘脈沖順序地輸出掃描脈沖；和多個(gè)連接單元，其分別用于將所述時(shí)鐘傳輸線連接到所述 移位寄存器，其中，所述多個(gè)連接單元中的至少一個(gè)連接單元局部呈Z形。優(yōu)選地，所述至少一個(gè)連接單元包括通過焊盤連接單元連接至相應(yīng)的時(shí)鐘傳輸線的焊盤；連接到所述焊盤的一側(cè)的Z形線；以及連接線，該連接線的一端與所述Z形線連 接，另一端與所述移位寄存器連接。更優(yōu)選地，除了與所述至少兩條時(shí)鐘傳輸線中的距所述移位寄存器最遠(yuǎn)的時(shí)鐘傳 輸線連接的連接單元以外，與所述至少兩條時(shí)鐘傳輸線中的其余時(shí)鐘傳輸線連接的連接單 元的每一個(gè)都包括Z形線。在這種情況下，與距所述移位寄存器最近的時(shí)鐘傳輸線連接的連接單元的Z形線 具有更長(zhǎng)的長(zhǎng)度。并且，與距所述移位寄存器最近的時(shí)鐘傳輸線連接的連接單元的Z形線 具有更多的凹部。更優(yōu)選地，所述Z形線以僅與連接到包括該Z形線的連接單元的時(shí)鐘傳輸線重疊 的方式設(shè)置在時(shí)鐘傳輸線上。更優(yōu)選地，所述時(shí)鐘傳輸線包括依次排列的第1到第k條時(shí)鐘傳輸線。k是大于等 于2的自然數(shù)。k值越大，相應(yīng)的時(shí)鐘傳輸線距所述移位寄存器越近。與第i條時(shí)鐘傳輸線 連接的連接線以與第i+Ι到第k條時(shí)鐘傳輸線局部重疊的方式連接到所述移位寄存器，其 中i是小于k的自然數(shù)。以將相應(yīng)部分打孔的方式，向與連接到第i條時(shí)鐘傳輸線的連接 單元的連接線重疊的第i+Ι到第k條時(shí)鐘傳輸線中每一條的部分提供重疊防止孔。更優(yōu)選地，所述焊盤與連接到其上的時(shí)鐘傳輸線的部分重疊，以及與所述焊盤和 時(shí)鐘傳輸線發(fā)生重疊的區(qū)域相對(duì)應(yīng)的時(shí)鐘傳輸線被部分地移除。更優(yōu)選地，連接到所述時(shí)鐘傳輸線的連接單元距所述移位寄存器越近，所述連接 單元的連接線的尺寸就越減小因此，本發(fā)明具有以下效果和/或優(yōu)點(diǎn)首先，按照將根據(jù)連接單元的長(zhǎng)度而在長(zhǎng)度上彼此不同的Z形線分別提供給連接 線路的方式，可最小化連接單元之間的負(fù)荷偏差。因此，即使時(shí)鐘傳輸線位于距移位寄存器不同的距離處，提供給移位寄存器中對(duì) 應(yīng)一級(jí)的每一個(gè)時(shí)鐘脈沖都能指示幾乎相同的狀態(tài)。其次，連接到與移位寄存器鄰近的時(shí)鐘傳輸線的連接單元被設(shè)計(jì)成具有尺寸被減 小的連接線，從而使得連接單元之間的負(fù)荷差最小化。應(yīng)當(dāng)理解，本發(fā)明前面的概括性描述和下面的詳細(xì)描述都是示例性的和解釋性 的，意在對(duì)要求保護(hù)的本發(fā)明提供進(jìn)一步的解釋。


附圖包含在本申請(qǐng)中構(gòu)成本申請(qǐng)的一部分，用于給本發(fā)明提供進(jìn)一步理解。附圖 圖解了本發(fā)明的實(shí)施方式并與說明書一起用于解釋本發(fā)明的原理。在附圖中圖1為根據(jù)本發(fā)明第一實(shí)施方式的顯示裝置的布局示意圖；圖2為圖1中所示的門驅(qū)動(dòng)電路圖；圖3為圖2中所示的時(shí)鐘傳輸線和連接單元的具體布局示意圖；圖4為圖3中所示的時(shí)鐘傳輸線的布局示意圖；圖5為沿圖3中所示的I-I切割線的剖面示意圖；以及圖6為說明本發(fā)明的效果的示意圖。
具體實(shí)施方式
現(xiàn)在將詳細(xì)參照本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，附圖中示出了這些實(shí)施方式的 一些例子。盡可能地在整個(gè)附圖中使用相同的參考標(biāo)記表示相同或相似的部件。
圖1為根據(jù)本發(fā)明第一實(shí)施方式的顯示裝置的布局示意圖。
參照?qǐng)D1，顯示裝置主要包括面板PN，其具有被配置為顯示圖像的顯示單元D和 被配置為圍繞顯示單元D的非顯示單元ND ；以及數(shù)據(jù)驅(qū)動(dòng)電路DRC，其具有用于產(chǎn)生在面板 PN的顯示單元D上顯示圖像所需的各種信號(hào)的數(shù)據(jù)驅(qū)動(dòng)集成電路D-IC和用來封裝該數(shù)據(jù) 驅(qū)動(dòng)集成電路D-IC的表面安裝載帶封裝TCP。
這種情況下，表面安裝載帶封裝可以包括一個(gè)載帶封裝TCP。
數(shù)據(jù)驅(qū)動(dòng)電路DRC的一側(cè)與印刷電路板PCB連接，而另一側(cè)與面板PN上的非顯示 單元ND相連接。所述面板PN可包括具有液晶的面板、具有有機(jī)發(fā)光二極管的面板等等。
印刷電路板PCB與外部系統(tǒng)連接(圖中未顯示)。來自外部系統(tǒng)的視頻數(shù)據(jù)和各 種控制信號(hào)通過印刷電路板PCB被提供給數(shù)據(jù)驅(qū)動(dòng)電路DRC和門驅(qū)動(dòng)電路GD。
在面板PN的顯示單元D中形成彼此相交的多條門線路GL和數(shù)據(jù)線路DL，以及根 據(jù)來自門線路GL的門信號(hào)和來自數(shù)據(jù)線路DL的視頻數(shù)據(jù)來顯示圖像的多個(gè)像素。
在面板PN的非顯示單元ND中形成用來從驅(qū)動(dòng)電路DRC傳輸視頻數(shù)據(jù)到數(shù)據(jù)線 路DL的多條數(shù)據(jù)鏈路線D-LK和用來從驅(qū)動(dòng)電路傳輸門信號(hào)到門線路GL的多條門鏈路線 G-LK0
門線路GL由門驅(qū)動(dòng)電路GD驅(qū)動(dòng)。為此，門驅(qū)動(dòng)電路依次輸出掃描脈沖 Voutl-Voutn,然后順序地向門線路GL提供掃描脈沖Voutl-Voutn。
向如圖1所示面板PN的非顯示單元ND提供本發(fā)明的門驅(qū)動(dòng)電路⑶。
下面將詳細(xì)說明門驅(qū)動(dòng)電路⑶。
圖2為如圖1中所示的門驅(qū)動(dòng)電路示意圖。
參照?qǐng)D2，根據(jù)本發(fā)明的門驅(qū)動(dòng)電路⑶包括至少兩條時(shí)鐘傳輸線CTL1-CTL4， 分別用來傳輸具有不同相位(即具有相位差)的至少兩個(gè)時(shí)鐘脈沖CLK1-CLK4;移位存 儲(chǔ)器SR，用來基于來自時(shí)鐘傳輸線CTL1-CTL4的時(shí)鐘脈沖CLK1-CLK4順序地輸出掃描 脈沖Voutl-Voutn ；以及多個(gè)連接單元⑶1-⑶4，這些連接單元被被配置為將時(shí)鐘傳輸線 CTL1-CTL4分別與移位寄存器SR連接。特別地，根據(jù)本發(fā)明，至少一個(gè)連接單元局部呈Z 形。
移位寄存器SR包括多個(gè)級(jí)STl-STn和一個(gè)虛擬級(jí)STn+Ι。響應(yīng)來自前一級(jí)的掃描 脈沖來設(shè)置STl-STn中的每個(gè)級(jí)。之后，向所設(shè)置的級(jí)提供來自相應(yīng)時(shí)鐘傳輸線的時(shí)鐘脈 沖，然后向相應(yīng)的門線路GL提供掃描脈沖以進(jìn)行激活。輸出了該掃描脈沖之后，所述級(jí)響 應(yīng)來自下一級(jí)的掃描脈沖被重置。所重置的級(jí)向相應(yīng)的門線路GL提供基準(zhǔn)電壓以進(jìn)行去 激活(deactivate)。
同時(shí)，響應(yīng)來自時(shí)序控制器的啟動(dòng)脈沖Vst來設(shè)置在所述級(jí)STl-STn中首先輸出 掃描脈沖的第一級(jí)STl。響應(yīng)啟動(dòng)脈沖Vst來重置虛擬級(jí)STn+Ι。虛擬級(jí)STn+Ι輸出虛擬 掃描脈沖Voutn+Ι，用來重置在所述級(jí)STl-STn中最后輸出掃描脈沖的第η級(jí)STn。這個(gè)虛 擬掃描脈沖Voutn+Ι只提供給第η級(jí)STn，而不提供給門線路GL。
存在至少兩條時(shí)鐘傳輸線CTL1-CTL4。例如，本發(fā)明提出分別用來傳送具有不同相位的四種時(shí)鐘脈沖CLK1-CLK4的四條時(shí)鐘傳輸線CTL1-CTL4。
參照?qǐng)D2，第一到第四時(shí)鐘傳輸線CTL1-CTL4分別傳送具有不同相位的第一到第 四時(shí)鐘脈沖CLK1-CLK4。特別地，第一時(shí)鐘傳輸線CTLl傳送第一時(shí)鐘脈沖CLKl ；第二時(shí)鐘 傳輸線CTL2輸出第二時(shí)鐘脈沖CLK2，其中第二時(shí)鐘脈沖CLK2的相位延遲于第一時(shí)鐘脈 沖CLKl的相位；第三時(shí)鐘傳輸線CTL3輸出第三時(shí)鐘脈沖CLK3，其中第三時(shí)鐘脈沖CLK3的 相位延遲于第二時(shí)鐘脈沖CLK2的相位；第四時(shí)鐘傳輸線CTL4輸出第四時(shí)鐘脈沖CLK4，其 中第四時(shí)鐘脈沖CLK4的相位延遲于第三時(shí)鐘脈沖CLK3的相位。由于以上述相位差循環(huán) 輸出第一到第四時(shí)鐘脈沖CLK1-CLK4，所以第一時(shí)鐘脈沖CLKl具有延遲于第四時(shí)鐘脈沖的 相位。同時(shí)，啟動(dòng)脈沖Vst可與第四時(shí)鐘脈沖CLK4同步輸出。然而，第一到第四時(shí)鐘脈沖 CLK1-CLK4可以在一幀中輸出多次，而啟動(dòng)脈沖Vst在一幀中只輸出一次。
因此，當(dāng)本發(fā)明的移位寄存器SR通過4相位時(shí)鐘脈沖運(yùn)作時(shí)，向第Gp+1)級(jí)提供 第一時(shí)鐘脈沖CLK1，向第Gp+幻級(jí)提供第二時(shí)鐘脈沖CLK2，向第級(jí)提供第三時(shí)鐘 脈沖CLK3，以及向第Gp+4)級(jí)提供第四時(shí)鐘脈沖CLK4。在這種情況下，ρ為0或自然數(shù)。
在本發(fā)明的移位寄存器SR利用相同的方法通過6相位時(shí)鐘脈沖被驅(qū)動(dòng)的情況 下，向第(6Ρ+1)級(jí)提供第一時(shí)鐘脈沖CLK1，向第(ep+幻級(jí)提供第二時(shí)鐘脈沖CLK2，向第 (6ρ+3)級(jí)提供第三時(shí)鐘脈沖CLK3，向第(6ρ+4)級(jí)提供第四時(shí)鐘脈沖CLK4，向第(6ρ+5)級(jí) 提供第五時(shí)鐘脈沖CLK5，以及向第(6ρ+6)級(jí)提供第六時(shí)鐘脈沖CLK6。
下面將詳細(xì)說明時(shí)鐘傳輸線CTL1-CTL4以及連接單元⑶1_⑶4。
圖3為圖2中所示的時(shí)鐘傳輸線(CTL1-CTL4)和連接單元的具體布局示意圖。
參照?qǐng)D3，至少一個(gè)連接單元包括有焊盤PD，Z形線ZL和連接線CL。
焊盤PD與相應(yīng)的時(shí)鐘傳輸線(CTL1-CTL4中的一條)相連接，并且Z形線ZL與焊 盤PD的一側(cè)連接。連接線CL的一端與Z形線ZL連接，另一端與提供給移位寄存器SR的級(jí) STl-STn+Ι中的一個(gè)連接。該焊盤PD通過焊盤連接單元(PC1-PC4中的一個(gè))與相應(yīng)的時(shí) 鐘傳輸線連接。特別地，焊盤連接單元的一部分與經(jīng)多個(gè)第一接觸孔(CA1-CA4中的一個(gè)) 暴露的相應(yīng)時(shí)鐘傳輸線的一部分相連，并且焊盤連接單元的另一部分與經(jīng)多個(gè)第二接觸孔 (CB1-CB4中的一個(gè))暴露的焊盤PD相連。
特別地，參照?qǐng)D3，除了與多條時(shí)鐘傳輸線CTL1-CTL4中最遠(yuǎn)離移位寄存器SR的第 一時(shí)鐘傳輸線CTLl連接的第一連接單元OTl以外，與多條時(shí)鐘傳輸線CTL1-CTL4中其余的 時(shí)鐘傳輸線CTL2-CTL4連接的連接單元⑶2-⑶4都包括Z形線ZL。
例如，參照?qǐng)D3，在依次排列第一到第四時(shí)鐘傳輸線CTL1-CTL4時(shí)，與第一到第四 時(shí)鐘傳輸線CTL1-CTL4中最遠(yuǎn)離移位寄存器SR的第一時(shí)鐘傳輸線CTLl連接的第一連接單 元⑶1不包括Z形線ZL。也就是說，第一時(shí)鐘傳輸線CTLl包括焊盤PD和連接線CL。相反 地，如上述描述所提及，第二到第四時(shí)鐘傳輸線CTL2-CTL4中的每一條都包括焊盤PD、Z形 線ZL和連接單元CL。
時(shí)鐘傳輸線CTL1-CTL4包括依次排列的第一到第k條時(shí)鐘傳輸線，其中k為大于 等于2的自然數(shù)。k值越大，其對(duì)應(yīng)的時(shí)鐘傳輸線離移位寄存器就越近。如果時(shí)鐘傳輸線具 有較大的k值，則其離移位寄存器SR較近。在這種情況下，與第i條時(shí)鐘傳輸線連接的連 接線CL以與第i+Ι到第k條時(shí)鐘傳輸線局部重疊的方式連接到移位寄存器SR，其中i為小 于k的自然數(shù)。例如，參照?qǐng)D3，連接到第一時(shí)鐘傳輸線CTLl的第一連接單元⑶1的連接線CL以與第二到第四時(shí)鐘傳輸線CTL2-CTL4局部重疊的方式連接到移位寄存器SR中的第一 級(jí)STl，連接到第二時(shí)鐘傳輸線CTL2的第二連接單元⑶2的連接線CL以與第三和第四時(shí)鐘 傳輸線CTL3和CTL4局部重疊的方式連接到移位寄存器SR中的第二級(jí)ST2，連接到第三時(shí) 鐘傳輸線CTL3的第三連接單元⑶3的連接線CL以與第四時(shí)鐘傳輸線CTL4局部重疊的方 式連接到移位寄存器SR中的第三級(jí)ST3，并且連接到第四時(shí)鐘傳輸線CTL4的第四連接單元 ⑶4的連接線CL直接連接到移位寄存器SR中的第四級(jí)ST4。
以將相應(yīng)部分打孔的方式，向與連接到第i條時(shí)鐘傳輸線的連接單元的連接線CL 重疊的每條第i+Ι到第k條時(shí)鐘傳輸線的部分提供重疊防止孔ΟΡΗ。例如，假設(shè)有k條時(shí)鐘 傳輸線，并且這k條時(shí)鐘傳輸線中的一條是第i條時(shí)鐘傳輸線，那么以將相應(yīng)部分打孔的方 式，分別在與連接到第i條時(shí)鐘傳輸線的連接單元的連接線CL重疊的第i+Ι到第k條時(shí)鐘 傳輸線的部分處形成重疊防止孔ΟΡΗ。例如，參照?qǐng)D3，由于連接到第一條時(shí)鐘傳輸線CTLl 的第一連接單元OTl的連接線CL與第二到第四時(shí)鐘傳輸線CTL2-CTL4的部分相重疊，因此 通過對(duì)重疊部分打孔的方式分別在第二到第四時(shí)鐘傳輸線CTL2-CTL4的重疊部分處形成 重疊防止孔ΟΡΗ。同時(shí)，由于與重疊部分一樣在時(shí)鐘傳輸線CTL1-CTL4的相應(yīng)其他部分處也 形成多個(gè)重疊防止孔0ΡΗ，因此在每一條時(shí)鐘傳輸線CTL1-CTL4上可形成同樣數(shù)量的重疊 防止孔ΟΡΗ。從而，時(shí)鐘傳輸線CTL1-CTL4中的每一條可具有相同的電阻。
重疊防止孔OPH通過最小化時(shí)鐘傳輸線和連接線之間的重疊部分來最小化在時(shí) 鐘傳輸線和連接線之間形成的寄生電容的大小，從而防止時(shí)鐘傳輸線和連接線之間的信號(hào) 干擾。
特別地，連接到距移位寄存器SR較近的時(shí)鐘傳輸線的連接單元具有長(zhǎng)度較長(zhǎng)的Z 形線ZL。例如，參照?qǐng)D3，連接到距移位寄存器SR最遠(yuǎn)的第一時(shí)鐘傳輸線CTLl的第一連接 單元OTl —點(diǎn)不包含Z形線ZL，連接到距移位寄存器SR次遠(yuǎn)的第二時(shí)鐘傳輸線CTL2的第 二連接單元⑶2的Z形線ZL具有最短的長(zhǎng)度，并且連接到距移位寄存器SR最近的第四時(shí) 鐘傳輸線CTL4的第四連接單元CU4的Z形線ZL具有最長(zhǎng)的長(zhǎng)度。與第三時(shí)鐘傳輸線CTL3 連接的第三連接單元⑶3的Z形線ZL的長(zhǎng)度小于第四連接單元⑶4的Z形線ZL的長(zhǎng)度。 與第二時(shí)鐘傳輸線CTL2連接的第二連接單元⑶2的Z形線ZL的長(zhǎng)度小于第三連接單元 ⑶3的Z形線ZL的長(zhǎng)度。
作為一種對(duì)連接單元⑶1-⑶4的Z形線ZL之間的長(zhǎng)度差進(jìn)行區(qū)分的方法，本發(fā)明 還提出了一種對(duì)每一 Z形線ZL的凹部的數(shù)量進(jìn)行調(diào)節(jié)的方法。特別地，如果一個(gè)連接單元 連接到距移位寄存器SR較近的時(shí)鐘傳輸線，則可將Z形線ZL設(shè)置為具有較多的凹部。例 如，參照?qǐng)D3，連接到距移位寄存器SR最遠(yuǎn)的第一時(shí)鐘傳輸線CTLl的第一連接單元⑶1 一 點(diǎn)不包含Z形線，連接到鄰近于第一時(shí)鐘傳輸線CTLl并且距移位寄存器SR次遠(yuǎn)的第二時(shí) 鐘傳輸線CTL2的第二連接單元⑶2的Z形線ZL具有單獨(dú)一個(gè)凹部，連接到鄰近于第二時(shí) 鐘傳輸線CTL2并且距移位寄存器SR第三遠(yuǎn)的第三時(shí)鐘傳輸線CTL3的第三連接單元⑶3 的Z形線ZL具有三個(gè)凹部，而連接到距移位寄存器SR最近的第四時(shí)鐘傳輸線CTL4的第四 連接單元⑶4的Z形線ZL具有五個(gè)凹部。
因此，根據(jù)本發(fā)明，可以利用在長(zhǎng)度上相互區(qū)分的Z形線ZL來最小化由于移位寄 存器SR和時(shí)鐘傳輸線CTL1-CTL4中的每一條之間的不同距離所引起的在連接單元⑶1-⑶4 之間的負(fù)荷差。因此，即使時(shí)鐘傳輸線CTL1-CTL4中的每一條距移位寄存器SR的距離不同，提供到移位寄存器SR中的STl-STn級(jí)的每一個(gè)時(shí)鐘脈沖CLK1-CLK4也具有幾乎相同的狀 態(tài)。特別地，時(shí)鐘脈沖CLK1-CLK4中每一個(gè)的上升時(shí)間、下降時(shí)間和失真程度保持為幾乎相 等水平。
在這種情況下，每一 Z形線ZL以僅與連接至包含相應(yīng)Z形線的連接單元的時(shí)鐘傳 輸線重疊的方式設(shè)置在該時(shí)鐘傳輸線上。例如，第一連接單元CUl的Z形線ZL以僅與連接 至第一連接單元OTl的第一時(shí)鐘傳輸線CTLl重疊的方式形成在第一時(shí)鐘傳輸線CTLl上， 第二連接單元⑶2的Z形線ZL以僅與連接至第二連接單元⑶2的第二時(shí)鐘傳輸線CTL2重 疊的方式形成在第二時(shí)鐘傳輸線CTL2上，第三連接單元⑶3的Z形線ZL以僅與連接至第 三連接單元⑶3的第三時(shí)鐘傳輸線CTL3重疊的方式形成在第三時(shí)鐘傳輸線CTL3上，并且 第四連接單元CU4的Z形線ZL以僅與連接至第四連接單元CU4的第四時(shí)鐘傳輸線CTL4重 疊的方式形成在第四時(shí)鐘傳輸線CTL4上。
因此，Z形線僅與連接到其自身的時(shí)鐘傳輸線重疊，而不與其余的時(shí)鐘傳輸線重 疊。因此，可以最小化由于不同的時(shí)鐘傳輸線CTL1-CTL4之間的時(shí)鐘脈沖CLK1-CLK4引起 的干擾。
此外，根據(jù)本發(fā)明，對(duì)每一連接線CL的尺寸進(jìn)行區(qū)分來最小化連接單元⑶1-⑶4 之間的負(fù)荷差，這種負(fù)荷差是由移位寄存器與時(shí)鐘傳輸線CTL1-CTL4中的每一條之間的不 同距離引起的。特別地，替代上述的Z形線結(jié)構(gòu)，連接到距移位寄存器SR較近的時(shí)鐘傳輸線 的連接單元具有其尺寸被設(shè)計(jì)成減小的連接單元CL。因此，可以最小化連接單元CU1-CU4 之間的負(fù)荷差。例如，參照?qǐng)D3，如果將連接到距移位寄存器SR最遠(yuǎn)的第一時(shí)鐘傳輸線CTLl 的第一連接單元OTl的連接線CL的線寬設(shè)為dl，將連接到鄰近于第一時(shí)鐘傳輸線CTLl并 且距移位寄存器SR次遠(yuǎn)的第二時(shí)鐘傳輸線CTL2的第二連接單元⑶2的連接線CL的線寬 設(shè)為d2，將連接到鄰近于第二時(shí)鐘傳輸線CTL2并且距移位寄存器SR第三遠(yuǎn)的第三時(shí)鐘傳 輸線CTL3的第三連接單元⑶3的連接線CL的線寬設(shè)為d3，并且將連接到鄰近于第三時(shí)鐘 傳輸線CTL3并且距移位寄存器SR第四遠(yuǎn)的第四時(shí)鐘傳輸線CTL4的第四連接單元⑶4的 連接線CL的線寬為d4，那么dl到d4之間的關(guān)系可以通過以下公式1來表示
公式1 dl > d2 > d3 > d4
根據(jù)如公式1所示的關(guān)系，雖然時(shí)鐘傳輸線CTL1-CTL4與移位寄存器SR相距不同 的距離，但是向移位寄存器SR中的ST1-ST4級(jí)提供的時(shí)鐘脈沖CLK1-CLK4分別具有幾乎相 同的狀態(tài)。
當(dāng)然，顯然上述兩種方法，即Z形線結(jié)構(gòu)和連接線尺寸調(diào)整，也適用于一個(gè)顯示裝置。
同時(shí)，時(shí)鐘傳輸線CTL1-CTL4具有以下結(jié)構(gòu)，以防止焊盤連接單元PC1-PC4損壞。
圖4為圖3中所示的時(shí)鐘傳輸線的布局示意圖。圖5為沿圖3中1_1切割線的剖 面示意圖。
參照?qǐng)D4和圖5，在圖5中的“A”中，與焊盤PD和時(shí)鐘傳輸線之間的重疊區(qū)域相對(duì) 應(yīng)的時(shí)鐘傳輸線的部分被移除。如果這樣，參照?qǐng)D5，可以防止時(shí)鐘傳輸線所在的第一區(qū)域 Pl的結(jié)構(gòu)與焊盤PD所在的第二區(qū)域P2的結(jié)構(gòu)之間的臺(tái)階差。特別地，如果時(shí)鐘傳輸線保 留在第二區(qū)域P2的部分“A”中而不是被移除，那么在深于第一區(qū)域Pl的位置處包括有焊 盤部分PD的第二區(qū)域P2中形成的結(jié)構(gòu)的高度大于第一區(qū)域Pl中形成的結(jié)構(gòu)的高度，從而第一區(qū)域Pl的結(jié)構(gòu)和第二區(qū)域P2的結(jié)構(gòu)之間的邊界將會(huì)產(chǎn)生臺(tái)階差。如果那樣，向第一 區(qū)域Pl和第二區(qū)域P2的結(jié)構(gòu)的最高層所提供的焊盤連接單元將會(huì)由于這種臺(tái)階差而受到 損壞。特別地，如果與第一區(qū)域Pl和第二區(qū)域P2之間的邊界所對(duì)應(yīng)的焊盤連接單元的部 分產(chǎn)生嚴(yán)重的裂縫，則焊盤連接單元可能會(huì)以邊界為中心斷裂成兩部分。一旦焊盤連接單 元發(fā)生斷裂，將無(wú)法從時(shí)鐘傳輸線向連接單元輸送時(shí)鐘脈沖。
因此，根據(jù)本發(fā)明，與第二區(qū)域P2的“A”部分所對(duì)應(yīng)的時(shí)鐘傳輸線的部分被移除 以防止產(chǎn)生第一區(qū)域Pl和第二區(qū)域P2之間的臺(tái)階差，進(jìn)而防止焊盤連接單元被損壞。
下面將說明圖5中的基板SUB、門絕緣層GI和鈍化層。
首先，基板SUB是指彼此相對(duì)的兩個(gè)基板中位置較低的一個(gè)，即下基板。在這種情 況下，在該下基板上形成有門線路GL和數(shù)據(jù)線路DL。
在包括時(shí)鐘傳輸線CTL1-CTL4的基板SUB的整個(gè)表面上形成門絕緣層GI。并且， 在與第二區(qū)域P2對(duì)應(yīng)的門絕緣層GI上形成焊盤PD。
在包括有焊盤PD的基板SUB的整個(gè)表面上形成鈍化層PAS。在鈍化層PAS和門絕 緣層GI中形成部分暴露時(shí)鐘傳輸線的多個(gè)第一接觸孔CAl和部分暴露焊盤PD的多個(gè)第二 接觸孔CB1。
包括第五連接單元(在本文中沒有具體說明)的第4q+l個(gè)連接單元具有與前述 第一連接單元CUl相同的構(gòu)造；包括第六連接單元的第4q+2個(gè)連接單元具有與前述第二 連接單元CU2相同的構(gòu)造，包括第七連接單元的第4q+3個(gè)連接單元具有與前述第三連接單 元CU3相同的構(gòu)造，并且包括第八連接單元的第4q+4個(gè)連接單元具有與前述第四連接單元 ⑶4相同的構(gòu)造。在這種情況下，q為大于等于2的自然數(shù)。
圖6為說明本發(fā)明效果的示意圖。特別地，圖6是將輸入到現(xiàn)有技術(shù)的門驅(qū)動(dòng)電路 ⑶的時(shí)鐘脈沖CLK1-CLK4以及基于所述時(shí)鐘脈沖CLK1-CLK4輸出的掃描脈沖Voutl-Voutn 與輸入到本發(fā)明的門驅(qū)動(dòng)電路GD的時(shí)鐘脈沖CLK1-CLK4以及基于所述時(shí)鐘脈沖CLK1-CLK4 輸出的掃描脈沖Voutl-Voutn進(jìn)行比較的示意圖。
參照?qǐng)D6，現(xiàn)有技術(shù)的門驅(qū)動(dòng)電路GD和本發(fā)明的門驅(qū)動(dòng)電路分別利用六相位時(shí)鐘 脈沖輸出掃描脈沖。圖6(a)顯示了輸入到現(xiàn)有技術(shù)的門驅(qū)動(dòng)電路GD的六相位時(shí)鐘脈沖中 的第一和第六時(shí)鐘脈沖CLKl和CLK6的波形、通過第一時(shí)鐘脈沖CLKl從現(xiàn)有技術(shù)的門驅(qū)動(dòng) 電路GD輸出的第一掃描脈沖Voutl的波形以及通過第六時(shí)鐘脈沖CLK6從現(xiàn)有技術(shù)的門驅(qū) 動(dòng)電路GD輸出的第六掃描脈沖Voute的波形。圖6(b)顯示了輸入到本發(fā)明的門驅(qū)動(dòng)電 路⑶的六相位時(shí)鐘脈沖中的第一和第六時(shí)鐘脈沖CLKl和CLK6的波形、通過第一時(shí)鐘脈沖 CLKl從本發(fā)明的門驅(qū)動(dòng)電路GD輸出的第一掃描脈沖Voutl的波形以及通過第六時(shí)鐘脈沖 CLK6從本發(fā)明的門驅(qū)動(dòng)電路GD輸出的第六掃描脈沖Voute的波形。
參照?qǐng)D6(a)，根據(jù)現(xiàn)有技術(shù)，在六條時(shí)鐘傳輸線中，時(shí)鐘傳輸線CTLl和CTL6具有 最大的距離差異，從CTLl和CTL6中輸出的第一時(shí)鐘脈沖CLKl和第六時(shí)鐘脈沖CLK6之間 的上升和下降時(shí)間偏差相當(dāng)大。然而，可以觀察到，根據(jù)本發(fā)明，第一時(shí)鐘脈沖CLKl和第六 時(shí)鐘脈沖CLK6之間的上升和下降時(shí)間偏差幾乎沒有。也就是說，可以觀察到，本發(fā)明的第 一時(shí)鐘脈沖CLKl和第六時(shí)鐘脈沖CLK6幾乎具有相同的狀態(tài)。
同樣地，參照?qǐng)D6(b)，根據(jù)現(xiàn)有技術(shù)，基于第一時(shí)鐘脈沖CLKl和第六時(shí)鐘脈沖 CLK6輸出的第一掃描脈沖Voutl和第六掃描脈沖Voute之間的上升和下降時(shí)間偏差相當(dāng)大。然而，可以觀察到，根據(jù)本發(fā)明，第一掃描脈沖Voutl和第六掃描脈沖Voute之間的上 升和下降時(shí)間偏差幾乎沒有。也就是說，可以觀察到，本發(fā)明的第一掃描脈沖Voutl和第六 掃描脈沖Voute幾乎具有相同的狀態(tài)。
在不脫離本發(fā)明的精神或范圍的情況下，對(duì)本發(fā)明可進(jìn)行各種修改和變化，這對(duì) 于所屬領(lǐng)域技術(shù)人員來說是顯而易見的。因而，本發(fā)明意在覆蓋落入所附權(quán)利要求書范圍 及其等效范圍內(nèi)的對(duì)本發(fā)明的所有修改和變化。
權(quán)利要求
1.一種顯示裝置的門驅(qū)動(dòng)電路，包括至少兩條時(shí)鐘傳輸線，其用于傳輸彼此具有相位差的至少兩個(gè)時(shí)鐘脈沖；移位寄存器，其用于基于從所述時(shí)鐘傳輸線傳輸?shù)臅r(shí)鐘脈沖順序地輸出掃描脈沖；和多個(gè)連接單元，其分別用于將所述時(shí)鐘傳輸線連接到所述移位寄存器，其中，所述多個(gè)連接單元中的至少一個(gè)連接單元局部呈Z形。
2.根據(jù)權(quán)利要求1的門驅(qū)動(dòng)電路，所述至少一個(gè)連接單元包括通過焊盤連接單元連接至相應(yīng)的時(shí)鐘傳輸線的焊盤；連接到所述焊盤的一側(cè)的Z形線；以及連接線，該連接線的一端與所述Z形線連接，另一端與所述移位寄存器連接。
3.根據(jù)權(quán)利要求2的門驅(qū)動(dòng)電路，其中除了與所述至少兩條時(shí)鐘傳輸線中的距所述移 位寄存器最遠(yuǎn)的時(shí)鐘傳輸線連接的連接單元以外，與所述至少兩條時(shí)鐘傳輸線中的其余時(shí) 鐘傳輸線連接的連接單元的每一個(gè)都包括Z形線。
4.根據(jù)權(quán)利要求3的門驅(qū)動(dòng)電路，其中與距所述移位寄存器最近的時(shí)鐘傳輸線連接的 連接單元的Z形線具有更長(zhǎng)的長(zhǎng)度。
5.根據(jù)權(quán)利要求3的門驅(qū)動(dòng)電路，其中與距所述移位寄存器最近的時(shí)鐘傳輸線連接的 連接單元的Z形線具有更多的凹部。
6.根據(jù)權(quán)利要求2的門驅(qū)動(dòng)電路，其中所述Z形線以僅與連接到包括該Z形線的連接 單元的時(shí)鐘傳輸線重疊的方式設(shè)置在時(shí)鐘傳輸線上。
7.根據(jù)權(quán)利要求2的門驅(qū)動(dòng)電路，其中所述時(shí)鐘傳輸線包括依次排列的第1到第k條 時(shí)鐘傳輸線，其中k是大于等于2的自然數(shù)，其中k值越大，相應(yīng)的時(shí)鐘傳輸線距所述移位 寄存器越近，其中與第i條時(shí)鐘傳輸線連接的連接線以與第i+Ι到第k條時(shí)鐘傳輸線局部 重疊的方式連接到所述移位寄存器，其中i是小于k的自然數(shù)，以及其中以將相應(yīng)部分打孔 的方式，向與連接到第i條時(shí)鐘傳輸線的連接單元的連接線重疊的第i+Ι到第k條時(shí)鐘傳 輸線中每一條的部分提供重疊防止孔。
8.根據(jù)權(quán)利要求2的門驅(qū)動(dòng)電路，其中所述焊盤與連接到其上的時(shí)鐘傳輸線的部分 重疊，以及其中與所述焊盤和時(shí)鐘傳輸線發(fā)生重疊的區(qū)域相對(duì)應(yīng)的時(shí)鐘傳輸線被部分地移 除。
9.根據(jù)權(quán)利要求2的門驅(qū)動(dòng)電路，其中連接到所述時(shí)鐘傳輸線的連接單元距所述移位 寄存器越近，所述連接單元的連接線的尺寸就越減小。
全文摘要
本發(fā)明公開了一種顯示裝置的門驅(qū)動(dòng)電路，能夠以最小化連接單元之間的負(fù)荷偏差的方式來一致地保持掃描脈沖的輸出狀態(tài)。本發(fā)明包括至少兩條時(shí)鐘傳輸線，其用于傳輸彼此具有相位差的至少兩個(gè)時(shí)鐘脈沖；移位寄存器，其用于基于從所述時(shí)鐘傳輸線傳輸?shù)臅r(shí)鐘脈沖順序地輸出掃描脈沖；和多個(gè)連接單元，其分別用于將所述時(shí)鐘傳輸線連接到所述移位寄存器，其中，所述多個(gè)連接單元中的至少一個(gè)連接單元局部呈Z形。
文檔編號(hào)G09G3/20GK102034412SQ20101026138
公開日2011年4月27日 申請(qǐng)日期2010年8月20日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者孫美英, 慎弘縡 申請(qǐng)人:樂金顯示有限公司