專(zhuān)利名稱(chēng)：電流驅(qū)動(dòng)像素電路及其驅(qū)動(dòng)方法、有機(jī)發(fā)光顯示器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有機(jī)發(fā)光顯示技術(shù)，特別涉及一種電流驅(qū)動(dòng)像素電路及其驅(qū)動(dòng)方法、 有機(jī)發(fā)光顯示器件。
背景技術(shù)：
實(shí)現(xiàn)大尺寸有機(jī)發(fā)光二極管顯示器(Organic Light-Emitting Diode,以下簡(jiǎn)稱(chēng) 0LED)的途徑之一是使用有源矩陣薄膜晶體管背板。該有源矩陣薄膜晶體管背板上設(shè)置有 由橫縱交叉的柵線和數(shù)據(jù)線所限定的像素矩陣，每個(gè)像素包括一個(gè)有源器件比如晶體管。 柵極驅(qū)動(dòng)電路依次向被選擇的柵線上提供選擇信號(hào)，開(kāi)啟像素中的晶體管，然后數(shù)據(jù)驅(qū)動(dòng) 電路通過(guò)數(shù)據(jù)線將數(shù)據(jù)信號(hào)傳送到導(dǎo)通的像素。圖1為現(xiàn)有技術(shù)的電流驅(qū)動(dòng)像素電路的結(jié)構(gòu)示意圖，如圖1所示，該電流驅(qū)動(dòng)像 素電路包括開(kāi)關(guān)晶體管101、充電晶體管102、隔斷晶體管103、驅(qū)動(dòng)晶體管104和存儲(chǔ)電容 105，即4T1C結(jié)構(gòu)；還包括隔斷晶體管103、柵線120、數(shù)據(jù)線130、邏輯電源Vddl40、0LED110 和接地極Vssl50 ；其中，隔斷晶體管103的柵極連接選擇信號(hào)線160，用于提供0LED110顯 示所需的驅(qū)動(dòng)電流的驅(qū)動(dòng)晶體管104的柵極和存儲(chǔ)電容105 —端連接，驅(qū)動(dòng)晶體管104的 源極和存儲(chǔ)電容105的另一端連接。其工作原理為，當(dāng)柵線120提供一個(gè)高電平，同時(shí)打 開(kāi)了開(kāi)關(guān)晶體管101和充電晶體管102。數(shù)據(jù)線130的信號(hào)電流此時(shí)流過(guò)開(kāi)關(guān)晶體管101 和充電晶體管102，流過(guò)充電晶體管102的信號(hào)電流給存儲(chǔ)電容105充電，使得驅(qū)動(dòng)晶體管 104的柵極相對(duì)于源極的電壓Vgs升高。當(dāng)Vgs超過(guò)驅(qū)動(dòng)晶體管104的閾值電壓以后，通過(guò) 開(kāi)關(guān)晶體管101的信號(hào)電流有一部分分流通過(guò)驅(qū)動(dòng)晶體管104，此時(shí)選擇信號(hào)線160提供低 電平，使得隔斷晶體管103處于截止?fàn)顟B(tài)，保證分流的信號(hào)電流只會(huì)通過(guò)驅(qū)動(dòng)晶體管104， 而不受其它電路元件或信號(hào)影響。存儲(chǔ)電容105充電直到驅(qū)動(dòng)晶體管104的Vgs達(dá)到一定 值，使得驅(qū)動(dòng)晶體管104工作于電流飽和區(qū)，驅(qū)動(dòng)晶體管104的Vgs使得信號(hào)電流完全通過(guò) 驅(qū)動(dòng)晶體管104。這時(shí)選擇信號(hào)線160打開(kāi)隔斷晶體管103，信號(hào)電流完全被復(fù)制為驅(qū)動(dòng)電 流，提供給OLEDl 10發(fā)光顯示。上述圖1所示的現(xiàn)有技術(shù)電流驅(qū)動(dòng)像素電路存在如下技術(shù)缺陷首先，在電源140 和0LED110的工作線路上，使用了兩個(gè)串聯(lián)的晶體管即隔斷晶體管103和驅(qū)動(dòng)晶體管104， 兩個(gè)晶體管的工作電壓增加了電源140的負(fù)載，使得功耗增大；其次，該像素電路使用額 外的選擇信號(hào)線160控制隔斷晶體管103，增加了像素電路設(shè)計(jì)和陣列設(shè)計(jì)的復(fù)雜性，有 可能降低良率；再次，對(duì)于底部發(fā)光的主動(dòng)矩陣有機(jī)發(fā)光二極管(Active Matrix Organic LightEmitting Diode，以下簡(jiǎn)稱(chēng)AM0LED)顯示器而言，4T1C的像素電路不利于高解析度 顯示器的制作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種電流驅(qū)動(dòng)像素電路及其驅(qū)動(dòng)方法、有機(jī)發(fā)光顯示器件， 實(shí)現(xiàn)減小電源負(fù)載，降低功耗；且節(jié)省額外的控制信號(hào)線，簡(jiǎn)化像素電路和陣列設(shè)計(jì)，有利于底部發(fā)光的顯示器制作。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種電流驅(qū)動(dòng)像素電路，包括第N行柵線、數(shù)據(jù) 線、有機(jī)發(fā)光二極管OLED器件、電源線、接地極、開(kāi)關(guān)晶體管、驅(qū)動(dòng)晶體管、隔斷晶體管和存 儲(chǔ)電容，用于控制數(shù)據(jù)信號(hào)寫(xiě)入所述像素電路的所述開(kāi)關(guān)晶體管，其柵極與所述第N行柵 線連接，漏極連接所述數(shù)據(jù)線，源極連接所述驅(qū)動(dòng)晶體管的柵極；用于為所述OLED器件提供驅(qū)動(dòng)電流的所述驅(qū)動(dòng)晶體管，其柵極還與所述存儲(chǔ)電 容的一端連接，源極連接所述存儲(chǔ)電容的另一端，漏極連接所述電源線；用于隔斷所述驅(qū)動(dòng)晶體管與所述電源線連接的所述隔斷晶體管，其柵極連接所述 第N行柵線，漏極連接所述電源線，源極用于與所述第N行柵線之外的柵線上的開(kāi)關(guān)晶體管 的漏極連接；所述OLED器件，其連接在所述電源線和接地極之間。本發(fā)明還提供了一種上述電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，包括步驟1、分別施加一高電平至第N行柵線，以及，與隔斷晶體管源極連接的開(kāi)關(guān)晶 體管所在的第N行柵線之外的柵線，數(shù)據(jù)線的數(shù)據(jù)電流給存儲(chǔ)電容充電，直至所述數(shù)據(jù)電 流完全通過(guò)驅(qū)動(dòng)晶體管，同時(shí)，電源線和接地極向OLED施加關(guān)閉信號(hào)，使得所述OLED處于 非導(dǎo)通狀態(tài)；步驟2、分別施加一低電平至第N行柵線，以及，與隔斷晶體管源極連接的開(kāi)關(guān)晶 體管所在的第N行柵線之外的柵線，同時(shí)，電源線和接地極向所述OLED施加導(dǎo)通信號(hào)，驅(qū)動(dòng) 所述OLED發(fā)光。本發(fā)明又提供了一種包括上述電流驅(qū)動(dòng)像素電路的有機(jī)發(fā)光顯示器件，所述電流 驅(qū)動(dòng)像素電路形成在陣列基板上，所述陣列基板上橫縱交叉設(shè)置有多條柵線和數(shù)據(jù)線，并 由該多條柵線和數(shù)據(jù)線限定了多個(gè)上述的電流驅(qū)動(dòng)像素電路；所述陣列基板還包括用于為 所述電流驅(qū)動(dòng)像素電路提供電壓信號(hào)的行驅(qū)動(dòng)芯片和提供電流信號(hào)的列驅(qū)動(dòng)芯片，所述有 機(jī)發(fā)光顯示器件還包括電路板和用于對(duì)所述有機(jī)發(fā)光顯示器件進(jìn)行封裝的封裝結(jié)構(gòu)，所述 電路板上設(shè)置有用于向所述行驅(qū)動(dòng)芯片和列驅(qū)動(dòng)芯片提供時(shí)序控制信號(hào)的芯片組、電壓源 和電流源。本發(fā)明通過(guò)將隔斷晶體管和N行開(kāi)關(guān)晶體管共用一行柵線即第N行柵線進(jìn)行控 制，節(jié)省了一個(gè)薄膜晶體管，使得陣列基板上每個(gè)像素中的晶體管數(shù)量減少，可以同時(shí)適用 于底部發(fā)光和頂部發(fā)光的顯示器設(shè)計(jì)；節(jié)省了現(xiàn)有技術(shù)中的額外信號(hào)線的設(shè)置，簡(jiǎn)化了像 素電路和陣列基板設(shè)計(jì)，并且該隔斷晶體管還可以起到隔斷N行和N+1行，防止其信號(hào)干擾 的作用；通過(guò)未將隔斷晶體管設(shè)置在電源線和OLED的工作線路上，減輕了電源負(fù)載，降低 了功耗。


圖1為現(xiàn)有技術(shù)的電流驅(qū)動(dòng)像素電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明電流驅(qū)動(dòng)像素電路第一實(shí)施例的結(jié)構(gòu)示意圖；圖3為圖2所示的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法的驅(qū)動(dòng)時(shí)序示意圖；圖4為本發(fā)明電流驅(qū)動(dòng)像素電路第二實(shí)施例的結(jié)構(gòu)示意圖5為圖4所示的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法的驅(qū)動(dòng)時(shí)序示意圖。
具體實(shí)施例方式本發(fā)明的技術(shù)方案主要是將現(xiàn)有技術(shù)中的電流驅(qū)動(dòng)像素電路中的隔斷晶體管和 開(kāi)關(guān)晶體管共用第N條柵線進(jìn)行控制其導(dǎo)通或關(guān)閉，且隔斷晶體管的源極連接第N條柵線 之外的一條柵線，例如，第N+1條柵線；此外，該隔斷晶體管不設(shè)置在電源和OLED的工作線 路上，使得上述工作線路上只有一個(gè)驅(qū)動(dòng)晶體管。實(shí)現(xiàn)了節(jié)省額外的控制信號(hào)線，簡(jiǎn)化像素 電路和陣列設(shè)計(jì)，且減小了電源負(fù)載，降低了功耗。下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。圖2為本發(fā)明電流驅(qū)動(dòng)像素電路第一實(shí)施例的結(jié)構(gòu)示意圖，本實(shí)施例是公共陰極 的AMOLED中的像素電路結(jié)構(gòu)，該像素電路中的OLED器件的陰極連接到接地極Vss，陽(yáng)極連 接到驅(qū)動(dòng)晶體管的漏極；驅(qū)動(dòng)晶體管的源極與電源線連接。如圖2所示，本實(shí)施例的像素電路可以包括4個(gè)N型晶體管，分別為N行開(kāi)關(guān)晶 體管201、驅(qū)動(dòng)晶體管203、隔斷晶體管204和存儲(chǔ)電容205，即為3T1C結(jié)構(gòu)；該開(kāi)關(guān)晶體管 201、驅(qū)動(dòng)晶體管203和隔斷晶體管204可以為N型非晶硅薄膜晶體管。還包括OLED器件 210、數(shù)據(jù)線MO、N行柵線220、電源線250和接地極沈0。其中，N行開(kāi)關(guān)晶體管201的柵 極連接N行柵線220，漏極連接數(shù)據(jù)線M0，源極連接驅(qū)動(dòng)晶體管203的柵極；存儲(chǔ)電容205 的一端連接驅(qū)動(dòng)晶體管203的柵極，另一端連接OLED器件210的陽(yáng)極和驅(qū)動(dòng)晶體管203的 漏極，驅(qū)動(dòng)晶體管203的源極連接電源線250 ；隔斷晶體管204的柵極連接N行柵線220，即 與N行開(kāi)關(guān)晶體管201共用一個(gè)柵極控制線，其漏極連接電源線250，源極用于連接N行柵 線之外的柵線上的開(kāi)關(guān)晶體管的漏極，例如，本實(shí)施例中可以將隔斷晶體管204的源極連 接至N+1行開(kāi)關(guān)晶體管202 ；該N+1行開(kāi)關(guān)晶體管202的柵極連接N+1行柵線230，漏極連 接隔斷晶體管204的源極。將上述本實(shí)施例電流驅(qū)動(dòng)像素電路的結(jié)構(gòu)與圖1所示的現(xiàn)有技術(shù)電流驅(qū)動(dòng)像素 電路的結(jié)構(gòu)進(jìn)行對(duì)比可以得到，本實(shí)施例的像素電路具有以下區(qū)別特點(diǎn)首先，本實(shí)施例的 像素電路為3T1C結(jié)構(gòu)，即有3個(gè)薄膜晶體管和1個(gè)存儲(chǔ)電容，相對(duì)于現(xiàn)有技術(shù)的4T1C結(jié)構(gòu)， 節(jié)省了一個(gè)薄膜晶體管，使得陣列基板上每個(gè)像素中的晶體管數(shù)量減少，可以同時(shí)適用于 底部發(fā)光和頂部發(fā)光的顯示器設(shè)計(jì)；其次，本實(shí)施例未將隔斷晶體管設(shè)置在電源線和OLED 的工作線路上，減輕了電源負(fù)載，降低了功耗；再次，通過(guò)將隔斷晶體管和N行開(kāi)關(guān)晶體管 共用一行柵線即第N行柵線進(jìn)行控制，節(jié)省了現(xiàn)有技術(shù)中的額外信號(hào)線的設(shè)置，簡(jiǎn)化了像 素電路和陣列基板設(shè)計(jì)，并且該隔斷晶體管還可以起到隔斷N行和N+1行，防止其信號(hào)干擾 的作用。此外，本實(shí)施例的像素電路完全適用于一種類(lèi)型的晶體管，如非晶硅N型晶體管， 有利簡(jiǎn)化制造工藝和提高良率。在上述本實(shí)施例電流驅(qū)動(dòng)像素電路結(jié)構(gòu)的基礎(chǔ)上，本發(fā)明還提供了利用該像素電 路進(jìn)行像素驅(qū)動(dòng)的方法。圖3為圖2所示的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法的驅(qū)動(dòng)時(shí)序示意 圖，如圖3所示，在該時(shí)序圖中，示意了在一幀工作時(shí)序中的N行柵線(iate N的信號(hào)時(shí)序、 N+1行柵線fete N+1的信號(hào)時(shí)序、數(shù)據(jù)線Data的信號(hào)時(shí)序和電源線Vdd的信號(hào)時(shí)序。從 時(shí)序圖中可以看出，本實(shí)施例的驅(qū)動(dòng)方法，在實(shí)際驅(qū)動(dòng)中，可以采用四步，即依次進(jìn)行第一 次放電、寫(xiě)入數(shù)據(jù)、第二次放電和驅(qū)動(dòng)顯示四個(gè)步驟，其中，寫(xiě)入數(shù)據(jù)之前的第一次放電是為了消除上一幀數(shù)據(jù)的影響，在寫(xiě)入數(shù)據(jù)之后的第二次放電是為了消除對(duì)下一行數(shù)據(jù)的影 響。該驅(qū)動(dòng)方法具體說(shuō)明如下第一次放電N行柵線220施加一個(gè)高電平Vm打開(kāi)開(kāi)關(guān)晶體管201，數(shù)據(jù)線240提 供負(fù)電流I1寫(xiě)入像素電路，導(dǎo)致和開(kāi)關(guān)晶體管201源極連接的存儲(chǔ)電容205發(fā)生放電，使 得和驅(qū)動(dòng)晶體管203柵極連接的存儲(chǔ)電容205 —端電位降低。N行柵線220的電壓信號(hào)Vni 和數(shù)據(jù)線MO的負(fù)電流I1清除了上一幀數(shù)據(jù)，使得存儲(chǔ)電容205的殘余電荷和驅(qū)動(dòng)晶體管 203的Vgs電壓清除為零。一般設(shè)置數(shù)據(jù)線MO的電流I1為上一幀的數(shù)據(jù)電流，N行柵線 220的電壓信號(hào)Vni開(kāi)啟時(shí)間與寫(xiě)入數(shù)據(jù)的柵線開(kāi)啟時(shí)間相同。在此時(shí)序內(nèi)N+1行柵線230 是低電平，即使N行柵線220的電壓信號(hào)Vni打開(kāi)隔斷晶體管204，也沒(méi)有數(shù)據(jù)電流流入驅(qū) 動(dòng)晶體管203。通過(guò)在寫(xiě)入一幀數(shù)據(jù)信號(hào)之前卸載上一幀數(shù)據(jù)信號(hào)，可以保證顯示信號(hào)數(shù)據(jù) 電流的精確性。寫(xiě)入數(shù)據(jù)分別施加一個(gè)高電平Vn2和V(N+m到N行柵線220和N+1行柵線230，同 時(shí)打開(kāi)N行像素開(kāi)關(guān)晶體管201和隔斷晶體管204，以及N+1行像素開(kāi)關(guān)晶體管202。數(shù)據(jù) 線240的數(shù)據(jù)信號(hào)以電流形式寫(xiě)入像素電路，此時(shí)OLED器件210被關(guān)閉而不發(fā)光顯示。因 為電源線250的信號(hào)電壓Vdtl使得OLED器件210處于非導(dǎo)通狀態(tài)，流過(guò)OLED器件210的電 流非常低，不會(huì)對(duì)像素電路的工作產(chǎn)生影響。當(dāng)OLED器件兩端電壓低于2V時(shí)，一般就認(rèn)為 OLED器件210處于關(guān)閉狀態(tài)；所以電源線250提供的信號(hào)電壓Vdtl < Vss+2V, OLED器件210 則處于關(guān)閉狀態(tài)。N行像素開(kāi)關(guān)晶體管201的開(kāi)啟狀態(tài)，使得數(shù)據(jù)線MO電流I2流入驅(qū)動(dòng) 晶體管203的柵極和存儲(chǔ)電容205的一端，給存儲(chǔ)電容205充電并升高驅(qū)動(dòng)晶體管203的 Vgs電壓。N+1行像素晶體管202和N行像素隔斷晶體管204的開(kāi)啟狀態(tài)，使得數(shù)據(jù)線240 電流流入驅(qū)動(dòng)晶體管203的漏極。隨著驅(qū)動(dòng)晶體管203的Vgs電壓逐步升高，流過(guò)驅(qū)動(dòng)晶 體管203的電流也逐漸增加。存儲(chǔ)電容205充電至N行像素開(kāi)關(guān)晶體管201不再傳導(dǎo)任何 電流，從數(shù)據(jù)線240流入的數(shù)據(jù)電流12，全部通過(guò)驅(qū)動(dòng)晶體管203。存儲(chǔ)電容205的兩端電 壓即為驅(qū)動(dòng)晶體管203的Vgs電壓，與寫(xiě)入的數(shù)據(jù)電流I2有關(guān)。即使在驅(qū)動(dòng)晶體管203的 閾值電壓發(fā)生漂移的情況下，存儲(chǔ)電容205保持的電壓可以使得驅(qū)動(dòng)晶體管203產(chǎn)生與數(shù) 據(jù)電流I2 —致的驅(qū)動(dòng)電流。當(dāng)N行柵線處于低電平時(shí)，數(shù)據(jù)線240通過(guò)的電流可以被設(shè)置 為其它任何電流值，而不會(huì)改變通過(guò)驅(qū)動(dòng)晶體管203的電流。第二次放電在寫(xiě)入數(shù)據(jù)時(shí)序，數(shù)據(jù)電流I2通過(guò)N+1行像素的開(kāi)關(guān)晶體管202，以 及N行像素隔斷晶體管204，給驅(qū)動(dòng)晶體管203提供數(shù)據(jù)電流。在此數(shù)據(jù)電流寫(xiě)入過(guò)程中， 會(huì)發(fā)生一部分?jǐn)?shù)據(jù)電流I2通過(guò)N+1行像素的開(kāi)關(guān)晶體管202，給N+1行像素的存儲(chǔ)電容充 電，導(dǎo)致N+1行像素的驅(qū)動(dòng)晶體管的Vgs電壓升高，可能使得驅(qū)動(dòng)電流和顯示亮度在這一幀 的剩余時(shí)間發(fā)生變化。為了防止上述情況的發(fā)生，數(shù)據(jù)線MO的電流數(shù)據(jù)信號(hào)I2被換成負(fù) 電流13，N+1行柵線230提供一個(gè)高電平信號(hào)V(N+1)2打開(kāi)N+1行像素的開(kāi)關(guān)晶體管202，使得 電流從N+1行像素電路流入數(shù)據(jù)線M0。和開(kāi)關(guān)晶體管202源極連接的N+1行像素存儲(chǔ)電 容發(fā)生放電，使得和N+1行像素驅(qū)動(dòng)晶體管柵極連接的N+1行像素存儲(chǔ)電容一端電位降低。 在寫(xiě)入數(shù)據(jù)時(shí)序過(guò)程中，被充電的存儲(chǔ)電容發(fā)生放電，使得N+1行像素驅(qū)動(dòng)晶體管的Vgs下 降至原先水平，從而保持正常的顯示亮度。寫(xiě)入數(shù)據(jù)時(shí)序N行柵線220和N+1行柵線230 分別提供高電平Vn2和V(N+1)1的時(shí)間是Δ T寫(xiě)入 ；放電時(shí)序Ν+1行柵線230提供高電平V(N+1)1 的時(shí)間是Δ Tj5tt;—般需要近似滿(mǎn)足Ι2* Δ Tm= 2*Ι3* Δ T放電。當(dāng)柵線開(kāi)啟時(shí)間相同時(shí)，有I3 = 0. 512。通過(guò)上述步驟可以消除寫(xiě)入N行像素?cái)?shù)據(jù)電流對(duì)于N+1行像素顯示信號(hào)的影 響。一般而言，為了簡(jiǎn)化驅(qū)動(dòng)芯片，本具體實(shí)施例的柵線控制信號(hào)電壓乂^乂吧^盼山^盼仍 可以選擇相同電壓，Vni = VN2 = V(N+1)1 = V(N+1)2。驅(qū)動(dòng)顯示N行柵線220的低電平關(guān)閉開(kāi)關(guān)晶體管201和隔斷晶體管204，N+1行 柵線的低電平關(guān)閉N+1行像素開(kāi)關(guān)晶體管202。電源線250施加一個(gè)高電平信號(hào)Vdl到驅(qū) 動(dòng)晶體管203的漏極，接地極沈0電壓Vss設(shè)置為穩(wěn)定不變的電平，使得分配在OLED器件 210兩端大于2V，導(dǎo)致OLED器件210導(dǎo)通發(fā)光。Vdl需要大于Vgs-Vt+Voled (max) +Vss，這里 Voled(max)是OLED器件210的最大工作電壓；Vgs是驅(qū)動(dòng)晶體管203的柵源電壓，Vt是驅(qū) 動(dòng)晶體管203的閾值電壓；使得驅(qū)動(dòng)晶體管203的源漏電壓Vds大于驅(qū)動(dòng)晶體管203的夾斷 電壓Vgs-Vt，保證驅(qū)動(dòng)晶體管203工作在電流飽和區(qū)。忽略N行柵線220和電源線250引 起的電容耦合效應(yīng)，驅(qū)動(dòng)晶體管203提供一個(gè)與數(shù)據(jù)線240原始數(shù)據(jù)電流一致的驅(qū)動(dòng)電流， 流過(guò)OLED器件210。本實(shí)施例的像素電路使用數(shù)據(jù)線提供調(diào)制的電流信號(hào)，寫(xiě)入像素電路， 降低了驅(qū)動(dòng)晶體管在長(zhǎng)時(shí)間應(yīng)力作用下的閾值電壓漂移的影響，使得驅(qū)動(dòng)晶體管的驅(qū)動(dòng)電 流與數(shù)據(jù)線的信號(hào)電流保持一致，從而得到精確的OLED器件發(fā)光亮度。其中，上述忽略N行柵線220和電源線250引起的電容耦合效應(yīng)是指，當(dāng)柵線220 被設(shè)置為低電平時(shí)，開(kāi)關(guān)晶體管201的柵源寄生電容傾向于減小存儲(chǔ)電容205的保存電壓。 當(dāng)電源線250被設(shè)置為高電平時(shí)，驅(qū)動(dòng)晶體管203的柵漏寄生電容傾向于增大存儲(chǔ)電容205 的保存電壓。因?yàn)闁啪€220和電源線250的電壓信號(hào)朝相反振幅方向搖擺，通過(guò)開(kāi)關(guān)晶體 管201和驅(qū)動(dòng)晶體管203溝道寬度和長(zhǎng)度的優(yōu)化設(shè)計(jì)，可以消除柵線220和電源線250引 起的電容耦合效應(yīng)。按照常用的TFT設(shè)計(jì)規(guī)則，在一定的驅(qū)動(dòng)電壓下，開(kāi)關(guān)晶體管201和驅(qū) 動(dòng)晶體管203的尺寸近似滿(mǎn)足以下條件，就可以有效抑制電容耦合效應(yīng)引起的存儲(chǔ)電容電 壓變化=W2tllXWgateXVgate = W203 XL203 XVdd ；其中W2tll是開(kāi)關(guān)晶體管201的溝道寬度，是Wgate 開(kāi)關(guān)晶體管201的柵線寬度，Vgate是柵線控制信號(hào)電壓；W2(I3和L2tl3分別是驅(qū)動(dòng)晶體管203 的溝道寬度和長(zhǎng)度，Vdd是驅(qū)動(dòng)顯示時(shí)的電源線信號(hào)電壓。上述電容電壓耦合效應(yīng)還可以通 過(guò)調(diào)整數(shù)據(jù)線240的數(shù)據(jù)電流而得到修正，修正的數(shù)據(jù)電流信號(hào)近似滿(mǎn)足以下條件△ I ~ sqrt (Idata) X (W201X Wgate X Vgate-W203 X L203 X Vdd) /Cs ；其中 Idata 是數(shù)據(jù)電流信號(hào)，Cs 是存儲(chǔ)電 容值。本實(shí)施例的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法通過(guò)在向像素電路寫(xiě)入數(shù)據(jù)之前，驅(qū)動(dòng) 工作時(shí)序?qū)Υ鎯?chǔ)電容進(jìn)行放電，清除驅(qū)動(dòng)晶體管的殘余電壓和電流，防止了上一幀數(shù)據(jù)信 號(hào)的干擾；通過(guò)在向像素電路寫(xiě)入數(shù)據(jù)之后，驅(qū)動(dòng)時(shí)序信號(hào)校正數(shù)據(jù)寫(xiě)入對(duì)于N+1行像素 信號(hào)的干擾。圖4為本發(fā)明電流驅(qū)動(dòng)像素電路第二實(shí)施例的結(jié)構(gòu)示意圖，本實(shí)施例是公共陽(yáng)極 的AMOLED中的像素電路結(jié)構(gòu)，該像素電路中的OLED器件的陽(yáng)極連接到電源線Vdd，陰極連 接到驅(qū)動(dòng)晶體管的漏極；驅(qū)動(dòng)晶體管的源極與接地極連接。如圖4所示，本實(shí)施例的像素電路可以包括4個(gè)N型晶體管，分別為N行開(kāi)關(guān)晶 體管401、驅(qū)動(dòng)晶體管403、隔斷晶體管404和存儲(chǔ)電容405，即為3T1C結(jié)構(gòu)；該開(kāi)關(guān)晶體管 401、驅(qū)動(dòng)晶體管403和隔斷晶體管404可以為N型非晶硅薄膜晶體管。還包括OLED器件 410、數(shù)據(jù)線440、N行柵線420、電源線450和接地極460。其中，N行開(kāi)關(guān)晶體管401的柵 極連接N行柵線420，漏極連接數(shù)據(jù)線440，源極連接驅(qū)動(dòng)晶體管403的柵極；存儲(chǔ)電容405的一端連接驅(qū)動(dòng)晶體管403的柵極，另一端連接接地極460 ；驅(qū)動(dòng)晶體管403的源極連接電 源線450 ；隔斷晶體管404的柵極連接N行柵線420，即與N行開(kāi)關(guān)晶體管401共用一個(gè)柵 極控制線，其漏極連接電源線450，源極用于連接N行柵線之外的柵線上的開(kāi)關(guān)晶體管的漏 極，例如，本實(shí)施例中可以將隔斷晶體管404的源極連接至N+1行開(kāi)關(guān)晶體管402 ；該N+1行 開(kāi)關(guān)晶體管402的柵極連接N+1行柵線430，漏極連接隔斷晶體管404的源極。本實(shí)施例的像素電路與現(xiàn)有技術(shù)中的電流驅(qū)動(dòng)像素電路對(duì)比，同樣具有第一實(shí)施 例所述的效果和優(yōu)點(diǎn)，即節(jié)省了一個(gè)薄膜晶體管，使得陣列基板上每個(gè)像素中的晶體管數(shù) 量減少，可以同時(shí)適用于底部發(fā)光和頂部發(fā)光的顯示器設(shè)計(jì)；節(jié)省了額外信號(hào)線的設(shè)置，簡(jiǎn) 化了像素電路和陣列基板設(shè)計(jì)，并且該隔斷晶體管還可以起到隔斷N行和N+1行，防止其信 號(hào)干擾的作用；減輕了電源負(fù)載，降低了功耗。在上述本實(shí)施例電流驅(qū)動(dòng)像素電路結(jié)構(gòu)的基礎(chǔ)上，本發(fā)明還提供了利用該像素電 路進(jìn)行像素驅(qū)動(dòng)的方法。圖5為圖4所示的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法的驅(qū)動(dòng)時(shí)序示意 圖，如圖5所示，在該時(shí)序圖中，示意了在一幀工作時(shí)序中的N行柵線(iate N的信號(hào)時(shí)序、 N+1行柵線fete N+1的信號(hào)時(shí)序、數(shù)據(jù)線Data的信號(hào)時(shí)序和電源線Vdd的信號(hào)時(shí)序。從 時(shí)序圖中可以看出，本實(shí)施例的驅(qū)動(dòng)方法，在實(shí)際驅(qū)動(dòng)中，可以采用四步，即依次進(jìn)行第一 次放電、寫(xiě)入數(shù)據(jù)、第二次放電和驅(qū)動(dòng)顯示四個(gè)步驟，其中，寫(xiě)入數(shù)據(jù)之前的第一次放電是 為了消除上一幀數(shù)據(jù)的影響，在寫(xiě)入數(shù)據(jù)之后的第二次放電是為了消除對(duì)下一行數(shù)據(jù)的影 響。本實(shí)施例的驅(qū)動(dòng)方法與第一實(shí)施例中的驅(qū)動(dòng)方法的具體的四個(gè)步驟是相同的，具 體可參見(jiàn)第一實(shí)施例，在此不再贅述。其區(qū)別點(diǎn)主要包括以下兩點(diǎn)首先，第一實(shí)施例是 電源極施加電壓信號(hào)控制設(shè)置或顯示像素電路的狀態(tài)，而第二實(shí)施例是接地極施加電壓信 號(hào)控制設(shè)置或顯示像素電路的狀態(tài)。即當(dāng)接地極電壓設(shè)置為高電平時(shí)，數(shù)據(jù)被寫(xiě)入像素電 路；當(dāng)接地極電壓設(shè)置為低電平時(shí)，OLED器件發(fā)光顯示；電源線電壓設(shè)置為穩(wěn)定不變的電 平。其次，在為了忽略柵線和電源線引起的電容耦合效應(yīng)方面，本實(shí)施例與第一實(shí)施例略有 不同。即在本實(shí)施例的驅(qū)動(dòng)顯示的工作過(guò)程中，當(dāng)柵線420被設(shè)置為低電平時(shí)，開(kāi)關(guān)晶體 管401的柵源寄生電容傾向于減小存儲(chǔ)電容405的保存電壓。當(dāng)接地極460被設(shè)置為低電 平時(shí)，由驅(qū)動(dòng)晶體管403的柵源寄生電容和存儲(chǔ)電容405的共同作用，傾向于減小存儲(chǔ)電 容405的保存電壓。與第一個(gè)具體實(shí)施例不同的是，柵線420和接地極460的電壓信號(hào)朝 相同振幅方向搖擺，把柵線420和電源線450引起的電容耦合效應(yīng)疊加放大。所以本具體 實(shí)施例中數(shù)據(jù)線440的數(shù)據(jù)電流必須進(jìn)行調(diào)整，減弱或融合上述電容電壓耦合效應(yīng)以修正 0LED410的驅(qū)動(dòng)電流。數(shù)據(jù)電流的修正與開(kāi)關(guān)晶體管401、驅(qū)動(dòng)晶體管403溝道寬度和長(zhǎng)度 設(shè)計(jì)、以及存儲(chǔ)電容405的尺寸有關(guān)，也與柵線420選擇信號(hào)電壓VN1、VN2、V(N+m、V(N+1)2和接 地極460信號(hào)電壓Vsi有關(guān)。簡(jiǎn)單而言，修正電流Δ I - kl*VN2*VN2+k2*Vsl*Vsl，其中kl與 開(kāi)關(guān)晶體管401有關(guān)，kl - W4(11XWgate/Cs，其中W4tll是開(kāi)關(guān)晶體管401的溝道寬度，Wgate是 開(kāi)關(guān)晶體管401的柵線寬度，Cs是存儲(chǔ)電容值；k2與驅(qū)動(dòng)晶體管403以及存儲(chǔ)電容405有 關(guān)，kl - W4tl3XL4(13/Cs，其中W4tl3是驅(qū)動(dòng)晶體管403的溝道寬度，L4tl3是驅(qū)動(dòng)晶體管403的柵 線寬度，Cs是存儲(chǔ)電容值。本實(shí)施例的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法通過(guò)在向像素電路寫(xiě)入數(shù)據(jù)之前，驅(qū)動(dòng) 工作時(shí)序?qū)Υ鎯?chǔ)電容進(jìn)行放電，清除驅(qū)動(dòng)晶體管的殘余電壓和電流，防止了上一幀數(shù)據(jù)信號(hào)的干擾；通過(guò)在向像素電路寫(xiě)入數(shù)據(jù)之后，驅(qū)動(dòng)時(shí)序信號(hào)校正數(shù)據(jù)寫(xiě)入對(duì)于N+1行像素 信號(hào)的干擾。本發(fā)明還提供了一種包括上述兩個(gè)實(shí)施例中任一所述的電流驅(qū)動(dòng)像素電路的有 機(jī)發(fā)光顯示器件，所述有機(jī)發(fā)光顯示器件的陣列基板上橫縱交叉設(shè)置有多條柵線和數(shù)據(jù) 線，并由該多條柵線和數(shù)據(jù)線限定了多個(gè)上述的電流驅(qū)動(dòng)像素電路；此外，所述陣列基板還 包括用于為所述電流驅(qū)動(dòng)像素電路提供電壓信號(hào)的行驅(qū)動(dòng)芯片和提供電流信號(hào)的列驅(qū)動(dòng) 芯片，所述有機(jī)發(fā)光顯示器件還包括電路板和用于對(duì)所述有機(jī)發(fā)光顯示器件進(jìn)行封裝的封 裝結(jié)構(gòu)，所述電路板上設(shè)置有用于向所述行驅(qū)動(dòng)芯片和列驅(qū)動(dòng)芯片提供時(shí)序控制信號(hào)的芯 片組、電壓源和電流源。具體的，該有機(jī)發(fā)光顯示器件可以分為共陰極和共陽(yáng)極兩種類(lèi)型。其中，共陰極 的結(jié)構(gòu)特點(diǎn)是所述陣列基板上像素電路的OLED的陰極連接到接地極，且同一行像素電路 的接地極均連接到一起，并連接到所述驅(qū)動(dòng)芯片，以由所述驅(qū)動(dòng)芯片提供統(tǒng)一控制信號(hào)，例 如，提供調(diào)制電源信號(hào)Vstl和VS1。共陽(yáng)極的結(jié)構(gòu)特點(diǎn)是所述陣列基板上像素電路的OLED的 陽(yáng)極連接到電源線，且同一行像素電路的電源線連接到一起，并連接到所述驅(qū)動(dòng)芯片，以由 所述驅(qū)動(dòng)芯片提供統(tǒng)一控制信號(hào)，例如，提供調(diào)制電源信號(hào)Vdtl和Vdl。本實(shí)施例的有機(jī)發(fā)光顯示器件通過(guò)將隔斷晶體管和N行開(kāi)關(guān)晶體管共用一行柵 線進(jìn)行控制，簡(jiǎn)化了像素電路和陣列基板設(shè)計(jì)，減輕了電源負(fù)載，降低了功耗。最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其進(jìn)行限制， 盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依 然可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而這些修改或者等同替換亦不能使修 改后的技術(shù)方案脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種電流驅(qū)動(dòng)像素電路，包括第N行柵線、數(shù)據(jù)線、有機(jī)發(fā)光二極管OLED器件、電源 線、接地極、開(kāi)關(guān)晶體管、驅(qū)動(dòng)晶體管、隔斷晶體管和存儲(chǔ)電容，其特征在于，用于控制所述數(shù)據(jù)線中的數(shù)據(jù)電流寫(xiě)入的所述開(kāi)關(guān)晶體管，其柵極與所述第N行柵線 連接，漏極連接所述數(shù)據(jù)線，源極連接所述驅(qū)動(dòng)晶體管的柵極；用于為所述OLED器件提供驅(qū)動(dòng)電流的所述驅(qū)動(dòng)晶體管，其柵極還與所述存儲(chǔ)電容的 一端連接，源極連接所述存儲(chǔ)電容的另一端，漏極連接所述電源線；用于隔斷所述驅(qū)動(dòng)晶體管與所述電源線連接的所述隔斷晶體管，其柵極連接所述第N 行柵線，源極連接所述電源線，漏極用于與所述第N行柵線之外的柵線上的開(kāi)關(guān)晶體管的 源極連接；所述OLED器件，其連接在所述電源線和接地極之間。
2.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)像素電路，其特征在于，所述第N行柵線之外的柵線 為第N+1行柵線。
3.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)像素電路，其特征在于，所述OLED器件連接在所述 電源線和接地極之間具體為所述OLED器件的陰極連接接地極，陽(yáng)極連接所述驅(qū)動(dòng)晶體管的源極，所述驅(qū)動(dòng)晶體管 的漏極與電源線連接。
4.根據(jù)權(quán)利要求3所述的電流驅(qū)動(dòng)像素電路，其特征在于，所述開(kāi)關(guān)晶體管和驅(qū)動(dòng)晶 體管滿(mǎn)足以下條件=W2cilXWgateXVgate = W2ci3XL2tl3XVdd ；其中W2tll是所述開(kāi)關(guān)晶體管的溝道寬 度，Wgate是所述開(kāi)關(guān)晶體管的柵線寬度，Vgate是柵線控制信號(hào)電壓Atl3和L2tl3分別是所述驅(qū) 動(dòng)晶體管的溝道寬度和溝道長(zhǎng)度，Vdd是驅(qū)動(dòng)顯示時(shí)的所述電源線的信號(hào)電壓。
5.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)像素電路，其特征在于，所述OLED器件連接在所述 電源線和接地極之間具體為所述OLED器件的陽(yáng)極連接電源線，陰極連接所述驅(qū)動(dòng)晶體管的漏極，所述驅(qū)動(dòng)晶體管 的源極與接地極連接。
6.根據(jù)權(quán)利要求1所述的電流驅(qū)動(dòng)像素電路，其特征在于，所述開(kāi)關(guān)晶體管、驅(qū)動(dòng)晶體 管和隔斷晶體管為N型非晶硅薄膜晶體管。
7.一種電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，包括步驟1、分別施加一高電平信號(hào)至第N行柵線，以及，與隔斷晶體管源極連接的開(kāi)關(guān)晶 體管所在的第N行柵線之外的柵線，數(shù)據(jù)線的數(shù)據(jù)電流給存儲(chǔ)電容充電，直至所述數(shù)據(jù)電 流完全通過(guò)驅(qū)動(dòng)晶體管，同時(shí)，電源線和接地極向OLED施加關(guān)閉信號(hào)，使得所述OLED處于 非導(dǎo)通狀態(tài)；步驟2、分別施加一低電平信號(hào)至第N行柵線，以及，與隔斷晶體管源極連接的開(kāi)關(guān)晶 體管所在的第N行柵線之外的柵線，同時(shí)，電源線和接地極向所述OLED施加導(dǎo)通信號(hào)，驅(qū)動(dòng) 所述OLED發(fā)光。
8.根據(jù)權(quán)利要求7所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，所述第N行柵線 之外的柵線為第N+1行柵線。
9.根據(jù)權(quán)利要求8所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，所述步驟1之前 還包括所述第N行柵線施加高電平，第N行的開(kāi)關(guān)晶體管打開(kāi)；數(shù)據(jù)線提供負(fù)電流寫(xiě)入，與所述第N行的開(kāi)關(guān)晶體管源極連接的存儲(chǔ)電容進(jìn)行放電。
10.根據(jù)權(quán)利要求8所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，在所述步驟1 之后還包括所述第N+1行柵線施加高電平，第N+1行的開(kāi)關(guān)晶體管打開(kāi)；數(shù)據(jù)線提供負(fù)電流寫(xiě)入，與所述第N+1行的開(kāi)關(guān)晶體管源極連接的存儲(chǔ)電容進(jìn)行放H1^ ο
11.根據(jù)權(quán)利要求10所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，所述第N+1行 柵線施加高電平的時(shí)間Δ T放電滿(mǎn)足Ι2* Δ T寫(xiě)人=2*Ι3* Δ T放電，其中，所述Δ T寫(xiě)入為所述步驟 1中的向第N行柵線和第Ν+1行柵線施加高電平信號(hào)的時(shí)間，I2為所述數(shù)據(jù)電流，I3為所述 負(fù)電流。
12.根據(jù)權(quán)利要求7 11任一所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，所述步驟1中的電源線和接地極向OLED施加關(guān)閉信號(hào)具體為電源線向所述OLED的 陽(yáng)極施加低電平信號(hào)，與所述OLED的陰極連接的接地極為低電平信號(hào)。所述步驟2中的電源線和接地極向所述OLED施加導(dǎo)通信號(hào)具體為電源線向所述 OLED的陽(yáng)極施加高電平信號(hào)，與所述OLED的陰極連接的接地極為低電平信號(hào)。
13.根據(jù)權(quán)利要求12所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，施加的所述 數(shù)據(jù)電流的值滿(mǎn)足以下條件Δ I oc Sqrt(Idata) X (W201XWgateXVgate-W203 XL203 XVdd)/Cs ；其 中Δ I為所述數(shù)據(jù)電流的修正值，Idata是原數(shù)據(jù)電流值，Cs是存儲(chǔ)電容值A(chǔ)tll是所述開(kāi)關(guān) 晶體管的溝道寬度，Wgate是所述開(kāi)關(guān)晶體管的柵線寬度，Vgate是柵線控制信號(hào)電壓Ac 和 L203分別是所述驅(qū)動(dòng)晶體管的溝道寬度和溝道長(zhǎng)度，Vdd是驅(qū)動(dòng)顯示時(shí)的所述電源線的信號(hào) 電壓。
14.根據(jù)權(quán)利要求7 11任一所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，所述步驟1中的電源線和接地極向OLED施加關(guān)閉信號(hào)具體為接地極向所述OLED的 陰極施加高電平信號(hào)，與所述OLED的陽(yáng)極連接的電源線為高電平信號(hào)。所述步驟2中的電源線和接地極向所述OLED施加導(dǎo)通信號(hào)具體為接地極向所述 OLED的陰極施加低電平信號(hào)，與所述OLED的陽(yáng)極連接的電源線為高電平信號(hào)。
15.根據(jù)權(quán)利要求14所述的電流驅(qū)動(dòng)像素電路的驅(qū)動(dòng)方法，其特征在于，施加的所述 數(shù)據(jù)電流的值滿(mǎn)足以下條件Δ I - kl*VN2*VN2+k2*Vsl*Vsl，其中 kl - W4Q1XWgate/Cs，其中，Δ I 為所述數(shù)據(jù)電流的修 正值，W4tll是所述開(kāi)關(guān)晶體管的溝道寬度，Wgate是所述開(kāi)關(guān)晶體管的柵線寬度，Cs是存儲(chǔ)電 容值；k2 - W4tl3XL4(13/Cs，其中W4tl3是所述驅(qū)動(dòng)晶體管的溝道寬度，L4tl3是所述驅(qū)動(dòng)晶體管的 柵線寬度，Cs是存儲(chǔ)電容值；Vsi是接地極信號(hào)電壓，Vn2是柵線選擇信號(hào)電壓。
16.一種包括權(quán)利要求1 6任一所述的電流驅(qū)動(dòng)像素電路的有機(jī)發(fā)光顯示器件，其特 征在于，所述電流驅(qū)動(dòng)像素電路形成在陣列基板上，所述陣列基板上橫縱交叉設(shè)置有多條 柵線和數(shù)據(jù)線，并由該多條柵線和數(shù)據(jù)線限定了多個(gè)上述的電流驅(qū)動(dòng)像素電路；所述陣列 基板還包括用于為所述電流驅(qū)動(dòng)像素電路提供電壓信號(hào)的行驅(qū)動(dòng)芯片和提供電流信號(hào)的 列驅(qū)動(dòng)芯片，所述有機(jī)發(fā)光顯示器件還包括電路板和用于對(duì)所述有機(jī)發(fā)光顯示器件進(jìn)行封 裝的封裝結(jié)構(gòu)，所述電路板上設(shè)置有用于向所述行驅(qū)動(dòng)芯片和列驅(qū)動(dòng)芯片提供時(shí)序控制信 號(hào)的芯片組、電壓源和電流源。
17.根據(jù)權(quán)利要求16所述的有機(jī)發(fā)光顯示器件，其特征在于，所述陣列基板上的像素 電路的OLED器件的陰極連接到接地極，同一行所述電流驅(qū)動(dòng)像素電路的接地極共同連接 到所述驅(qū)動(dòng)芯片，以由所述驅(qū)動(dòng)芯片提供統(tǒng)一控制信號(hào)。
18.根據(jù)權(quán)利要求16所述的有機(jī)發(fā)光顯示器件，其特征在于，所述陣列基板上的像素 電路的OLED器件的陽(yáng)極連接到電源線，同一行所述電流驅(qū)動(dòng)像素電路的電源線共同連接 到所述驅(qū)動(dòng)芯片，以由所述驅(qū)動(dòng)芯片提供統(tǒng)一控制信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種電流驅(qū)動(dòng)像素電路及其驅(qū)動(dòng)方法、有機(jī)發(fā)光顯示器件，其中，電流驅(qū)動(dòng)像素電路包括電源線、接地極和存儲(chǔ)電容；開(kāi)關(guān)晶體管，其柵極與所述第N行柵線連接，漏極連接所述數(shù)據(jù)線，源極連接所述驅(qū)動(dòng)晶體管的柵極；驅(qū)動(dòng)晶體管，其柵極還與所述存儲(chǔ)電容的一端連接，漏極連接所述存儲(chǔ)電容的另一端，源極連接所述電源線；隔斷晶體管，其柵極連接所述第N行柵線，漏極連接所述電源線，源極用于與所述第N行柵線之外的柵線上的開(kāi)關(guān)晶體管的漏極連接。本發(fā)明節(jié)省了一個(gè)薄膜晶體管，適用于底部發(fā)光的顯示器設(shè)計(jì)；節(jié)省了額外信號(hào)線的設(shè)置，簡(jiǎn)化了像素電路和陣列基板設(shè)計(jì)減輕了電源負(fù)載，降低了功耗。
文檔編號(hào)G09G3/32GK102044213SQ20091023639
公開(kāi)日2011年5月4日 申請(qǐng)日期2009年10月21日 優(yōu)先權(quán)日2009年10月21日
發(fā)明者高浩然, 龍春平 申請(qǐng)人:京東方科技集團(tuán)股份有限公司