專利名稱：柵極驅(qū)動器及應(yīng)用其的顯示驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種柵極驅(qū)動器，且特別是有關(guān)一種應(yīng)用多電平起始信號與多電平輸
出致能信號的柵極驅(qū)動器。
背景技術(shù)：
如業(yè)界所熟悉，為了避免液晶顯示器的動態(tài)殘影現(xiàn)象，過驅(qū)動(Overdriving)技 術(shù)廣泛地應(yīng)用于降低液晶顯示器的動態(tài)殘影現(xiàn)象。然而，現(xiàn)有的過驅(qū)動技術(shù)須設(shè)置大容量 的幀緩沖器(Frame Buffer)來對前后幀畫面的信息進行運算。如此，將使得液晶顯示器的 成本較高。因此，如何設(shè)計出可有效解決液晶顯示器的動態(tài)殘影現(xiàn)象的液晶顯示器驅(qū)動方 法為業(yè)界不斷致力的方向之一。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種柵極驅(qū)動器，其受控于多電平起始信號及多電平的輸出 致能信號來提供控制數(shù)據(jù)寫入的第一組掃描信號及控制插黑數(shù)據(jù)寫入的第二組掃描信號。 如此，相較于傳統(tǒng)的柵極驅(qū)動器，本發(fā)明相關(guān)的柵極驅(qū)動器具有成本較低及可經(jīng)由彈性地 調(diào)整黑影像數(shù)據(jù)的插入比例來解決液晶顯示器的動態(tài)殘影現(xiàn)象的優(yōu)點。 根據(jù)本發(fā)明提出一種柵極驅(qū)動器，應(yīng)用于液晶顯示面板，用以驅(qū)動其中的k個像 素列，k為大于l的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存 器電路響應(yīng)于第一起始信號及第二起始信號，以于掃描期間中輸出第i個第一移位信號及 第j個第二移位信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列中 第一像素列及第二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)。輸出邏輯電路耦接至移 位寄存器電路，受控于第一及第二輸出致能信號，在掃描期間的數(shù)據(jù)寫入子期間中提供第i 個第一移位信號做為第一掃描信號輸出，并在掃描期間的插黑子期間中提供第j個第二移 位號做為第二掃描信號輸出，以分別驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑期 間是彼此錯開(Non-overlapped)。 根據(jù)本發(fā)明提出一種柵極驅(qū)動器，應(yīng)用于液晶顯示面板，用以驅(qū)動其中的k個像 素列，k為大于l的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存 器電路用來根據(jù)多電平起始信號，以于掃描期間中輸出第i個第一移位信號及第j個第二 移位信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列中第一及第二像 素列對應(yīng)，i與j為小于或等于k自然數(shù)。輸出邏輯電路耦接至移位寄存器電路，受控于第 一及第二輸出致能信號，以在掃描期間的數(shù)據(jù)寫入子期間中提供第i個第一移位信號做為 第一掃描信號輸出，并在掃描期間的插黑子期間中提供第j個第二移位號做為第二掃描信 號輸出，以分別驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑期間是彼此錯開。
根據(jù)本發(fā)明提出一種柵極驅(qū)動器，應(yīng)用于液晶顯示面板，用以驅(qū)動其中的k個像 素列，k為大于l的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存 器電路用來根據(jù)第一起始信號及第二起始信號，以于掃描期間中輸出第i個第一移位信號
8及第j個第二移位信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列 中第一像素列及第二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)。輸出邏輯電路耦接至 移位寄存器電路，受控于多電平輸出致能信號，以在掃描期間的數(shù)據(jù)寫入子期間中提供第i 個第一移位信號做為第一掃描信號輸出，并在掃描期間的插黑子期間中提供第j個第二移 位信號做為第二掃描信號輸出，以分別驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑 期間是彼此錯開。 根據(jù)本發(fā)明提出一種柵極驅(qū)動器，應(yīng)用于液晶顯示面板，用以驅(qū)動其中的k個像 素列，k為大于l的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存 器電路用來根據(jù)多電平起始信號，以于掃描期間中輸出第i個第一移位信號及第j個第二 移位信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列中第一及第二像 素列對應(yīng)，i與j為小于或等于k的自然數(shù)。輸出邏輯電路耦接至移位寄存器電路，受控于 多電平輸出致能信號，以在掃描期間的數(shù)據(jù)寫入子期間中提供第i個第一移位信號做為第 一掃描信號輸出，并在掃描期間的插黑子期間中提供第j個第二移位信號做為第二掃描信 號輸出，以分別驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑期間是彼此錯開。
根據(jù)本發(fā)明提出一種顯示驅(qū)動器，應(yīng)用于液晶顯示面板，用以驅(qū)動其中的k個像 素列，k為大于l的自然數(shù)。顯示驅(qū)動器包括時序控制器與柵極驅(qū)動器。時序控制器用以 提供多電平起始信號及多電平輸出致能信號。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯 電路。移位寄存器電路用來根據(jù)多電平起始信號，以于掃描期間中輸出第i個第一移位信 號及第j個第二移位信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列 中第一及第二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)。輸出邏輯電路耦接至移位寄 存器電路，受控于多電平輸出致能信號，在掃描期間的數(shù)據(jù)寫入子期間中提供第i個第一 移位信號做為第一掃描信號輸出，并在掃描期間的插黑子期間中提供第j個第二移位信號 做為第二掃描信號輸出，以分別驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑期間是 彼此錯開。


為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下面將配合附圖對本發(fā)明的較佳實施例作 詳細說明，其中 圖1繪示應(yīng)用本發(fā)明實施例的顯示驅(qū)動器的顯示器的方塊圖。 圖2繪示依照本發(fā)明實施例的柵極驅(qū)動器的方塊圖。 圖3繪示圖2的移位寄存器電路12的詳細方塊圖。 圖4繪示圖3的移位寄存器電路12的相關(guān)信號時序圖。 圖5繪示圖3的信號分解電路12a的詳細電路圖。 圖6繪示圖3的信號合成電路12d的詳細電路圖。 圖7繪示圖6的信號合成電路12d的相關(guān)信號時序圖。 圖8繪示圖2的輸出邏輯電路14的詳細方塊圖。 圖9繪示圖8的輸出邏輯電路的相關(guān)信號時序圖。 圖10繪示圖8的信號分解電路14d的詳細電路圖。 圖11A繪示應(yīng)用本發(fā)明實施例的顯示驅(qū)動器的顯示器的另一方塊圖。
9
圖IIB繪示圖11A的柵極驅(qū)動器l'的詳細方塊圖。 圖12A繪示應(yīng)用本發(fā)明實施例的顯示驅(qū)動器的顯示器的另一方塊圖。 圖12B繪示圖12A的柵極驅(qū)動器1 〃的詳細方塊圖。 圖13A繪示應(yīng)用本發(fā)明實施例的顯示驅(qū)動器的顯示器的另一方塊圖。 圖13B繪示圖13A的柵極驅(qū)動器1' 〃的詳細方塊圖。
具體實施例方式
本實施例的柵極驅(qū)動器是響應(yīng)于多電平的起始信號及多電平輸出致能信號來提 供對正常影像數(shù)據(jù)的寫入進行控制的第一組掃描信號及提供對黑影像數(shù)據(jù)的插入進行控 制的第二組掃描信號。 本實施例的柵極驅(qū)動器用于顯示面板，用以驅(qū)動顯示面板中的k個像素列，k為大 于1的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存器電路響應(yīng)于 多電平起始信號為致能，以于一個掃描期間中產(chǎn)生第i個第一移位信號及第j個第二移位 信號。第i個第一移位信號及第j個第二移位信號分別與k個像素列中的第一像素列及第 二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)。 輸出邏輯電路受控于多電平輸出致能信號，在掃描期間的數(shù)據(jù)寫入子期間及插黑 子期間分別提供第i個第一移位信號做為第一掃描信號輸出及提供第j個第二移位信號做 為第二掃描信號輸出，以分別驅(qū)動第一及第二像素列寫入正常數(shù)據(jù)及插黑數(shù)據(jù)。數(shù)據(jù)寫入 子期間及插黑子期間彼此錯開(Non-overl即ped)。 其中移位寄存器電路并不局限于接收多電平起始信號，而更可接收兩筆起始信號 來執(zhí)行相似的操作。輸出邏輯電路并不局限于接收多電平輸出致能信號，而更可接收兩筆 輸出致能信號來執(zhí)行相似的操作。接下來，是舉例來對本實施例的移位寄存器電路作更進 一步的說明。 請參照圖l，其繪示應(yīng)用本發(fā)明實施例的顯示驅(qū)動器的顯示器的方塊圖。顯示器 100包括顯示驅(qū)動器200及顯示面板300。顯示面板300包括m個像素列，m為大于1的自 然數(shù)。顯示驅(qū)動器200包括時序控制器202與柵極驅(qū)動電路204。時序控制器202用以提 供時脈信號CPV、多電平輸出致能信號OEM及多電平起始信號STVM至柵極驅(qū)動電路204，以 驅(qū)動其提供m個掃描信號來分別驅(qū)動顯示面板300中的m個像素列。 柵極驅(qū)動電路204包括多個柵極驅(qū)動器l-M，各柵極驅(qū)動器l-M用以對m個像素列 中的部分像素列進行驅(qū)動，M為大于1的自然數(shù)。由于各柵極驅(qū)動器l-M的操作為實質(zhì)上 相近，接下來，是以其中的柵極驅(qū)動器1的操作為例。柵極驅(qū)動器1例如用以驅(qū)動顯示面板 300中前k個像素列，k為小于或等于m的自然數(shù)。 請參照圖2，其繪示依照本發(fā)明實施例1的柵極驅(qū)動器的方塊圖。柵極驅(qū)動器1包 括移位寄存器電路12及輸出邏輯電路14。移位寄存器電路12用以響應(yīng)于多電平起始信號 為致能STVM，產(chǎn)生k個第一移位信號SHal-SHak及k個第二移位信號SHbl-SHbk。
請參照圖3及圖4，圖3繪示圖2的移位寄存器電路12的詳細方塊圖，圖4繪示圖 3的移位寄存器電路12的相關(guān)信號時序圖。移位寄存器電路12包括信號分解電路12a、移 位寄存器單元12b、12c及信號合成電路12d。信號分解電路12a接收多電平起始信號STVM 的第一致能電平產(chǎn)生致能的起始信號STV1，并響應(yīng)于多電平起始信號STVM的第二致能電平產(chǎn)生致能的起始信號STV2。舉例來說，起始信號STVM在期間TS1具有電平EVl (第一致 能電平)，并于期間TS2具有電平EV2 (第二致能電平)。信號分解電路12a是對應(yīng)地在期 間TS1及TS2中致能起始信號STV1及STV2。 在一個例子中，信號分解電路12a的詳細電路如圖5所示。信號分解電路12a包 括比較器CPR1、CPR2及邏輯電路LC。比較器CPRl的正輸入端及負輸入端分別接收多電平 起始信號STVM及高電平參考電壓RfH。高電平參考電壓RfH的電平例如介于電平EVl及 EV2之間。比較器CPRl用以在多電平起始信號STVM的電平高于高電平參考電壓RfH時，提 供致能的起始信號STVl。 比較器CPR2的正輸入端及負輸入端分別接收多電平起始信號STVM及低電平參考
電壓RfL。低電平參考電壓RfL的電平例如低于電平EV2。比較器CPR2用以在多電平起始
信號STVM的電平高于低電平參考電壓RrL時，提供致能的邏輯信號Sl。 邏輯電路LC對起始信號STVl的反相信號STV1B及邏輯信號SI進行邏輯與運算，
以得到起始信號STV2。舉例來說，邏輯電路LC包括反相器IV與與門Ad。 移位寄存器單元12b包括k級(Stage)電路12bl_12bk，各級電路12bl_12bk可以
觸發(fā)器(Flip-flop)予以實施。移位寄存器單元12b受控于起始信號STVl來產(chǎn)生第一移
位信號SHal-SHak，分別與顯示面板中的k個像素列對應(yīng)。各第一移位信號SHal-SHak的致
能期間是分別定義出掃描期間TCl-TCk。而包括掃描期間TCl-TCk的期間是定義為幀期間
FMT。在對應(yīng)的掃描期間TCl-TCk中，第一移位信號SHal-SHak是分別為致能，以驅(qū)動顯示
面板中的k列像素寫入對應(yīng)的像素數(shù)據(jù)。 移位寄存器單元12c包括k級電路12cl-12ck，各級電路12cl-12ck可以觸發(fā)器予 以實施。移位寄存器單元12c受控于起始信號STV2來產(chǎn)生第二移位信號SHbl-SHbk，分別 與顯示面板中的k個像素列對應(yīng)。在一個例子中，起始信號STV2的致能期間TS2例如對應(yīng) 至掃描期間TCi-l。如此，第二移位信號SHbl的致能期間是對應(yīng)至掃描期間TCi。換言之， 掃描信號SHai及SHbl是致能于相同的掃描期間TCi。相似地，第二移位信號SHb2_SHbx分 別與第一移位信號SHai+l-SHak致能于相同的掃描期間TCi+l_TCk。 信號合成電路12d接收第一移位信號SHak及第二移位信號SHbk，并據(jù)以合成得到 輸出多電平起始信號STVM0。在一個例子中，輸出多電平起始信號STVMO被提供至下一個柵 極驅(qū)動器2，以驅(qū)動其提供對應(yīng)的掃描信號。 在一個例子中，信號合成電路12d的詳細電路及相關(guān)信號時序圖分別如圖6及圖7 所示。信號合成電路12d包括延遲電路DCl、 DC2、邏輯電路LCC1、 LCC2、三態(tài)(Tri-state) 緩沖器TBI及TB2。延遲電路DC1及DC2分別延遲第k個第一移位信號SHak及第k個第二 移位信號SHbk —段延遲時間DT，以分別提供延遲信號Sdcl及Sdc2。 邏輯電路LCC1于延遲信號Sdcl與第k個第一移位信號SHak均為致能時提供致能 的內(nèi)部信號Sinl，并于延遲信號Sdcl與第k個第一移位信號SHak任一為致能時提供致能 的致能信號Sen2。在一個例子中，邏輯電路LCCl包括與門Adcl與或門(0R Gate)0rcl。通 過與門Adcl與或門Orel執(zhí)行對應(yīng)的邏輯與運算及邏輯或運算，以分別得到內(nèi)部信號Sinl 及致能信號Senl。 相似地，邏輯電路LCC2于延遲信號Sdc2與第k個第二移位信號SHbk均為致能時 提供致能的內(nèi)部信號Sin2，并于延遲信號SHbk與第k個第二移位信號SHbk任一為致能時提供致能的致能信號Sen2。在一個例子中，邏輯電路LCC2是具有與門Adc2與或門0rc2， 以執(zhí)行與邏輯電路LCC1相似的操作。 三態(tài)緩沖器TBI響應(yīng)于致能信號Sen2為致能，以根據(jù)致能的內(nèi)部信號Sinl提供 具有電平EV1的輸出多電平起始信號STVMO。當致能信號Sen2為非致能時，三態(tài)緩沖器TBl 是處于高阻抗(High Impedance)狀態(tài)。 三態(tài)緩沖器TB2響應(yīng)于致能信號Senl為致能，以根據(jù)致能的內(nèi)部信號Sin2提供 具有電平EV2的輸出多電平起始信號STVMO。當致能信號Senl為非致能時，三態(tài)緩沖器TB2 是處于高阻抗狀態(tài)。 輸出邏輯電路14受控于多電平輸出致能信號OEM，在各掃描期間TCl-TCk的數(shù)據(jù) 寫入子期間及插黑子期間中提供對應(yīng)的致能第一移位信號做為致能的第一掃描信號輸出， 及提供對應(yīng)的致能第二移位信號做為致能的第二掃描信號輸出。由于輸出邏輯電路14在 各掃描期間TCl-TCk中是執(zhí)行相似的操作，接下來，是僅以輸出邏輯電路14在掃描期間TCi 中執(zhí)行的操作為例作說明。 請參照圖8及圖9，圖8繪示圖2的輸出邏輯電路14的詳細方塊圖，圖9繪示了 圖8的輸出邏輯電路的相關(guān)信號時序圖。輸出邏輯電路14包括信號分解電路14a及k個 輸出邏輯單元14cl-14ck。信號分解電路14a用以根據(jù)多電平輸出致能信號OEM提供輸出 致能信號0E1及0E2，以定義出數(shù)據(jù)輸入期間Td與插黑期間Tx。 舉例來說，致能信號0E1是在各個掃描期間TCl-TCk中的數(shù)據(jù)輸入期間Td為致 能。致能信號0E2是在各個掃描期間TCl-TCk中的插黑期間Tx為致能。
在一個例子中，信號分解電路14a的詳細方塊圖分別如圖10。根據(jù)圖10可知，信 號分解電路14a與移位寄存器電路12中的信號分解電路12a具有相似的電路結(jié)構(gòu)與操作。 于此，并不再對信號分解電路14a的詳細操作進行贅述。 根據(jù)圖8可知，輸出邏輯單元14cl-14ck是具有相似的電路結(jié)構(gòu)及操作。以輸出 邏輯單元14cl為例，其中包括與門A1、A2及或門01。與門Al的兩輸入端分別接收第一移 位信號SHal及輸出致能信號0E1，以執(zhí)行對應(yīng)的邏輯與運算得到信號Sla。與門A2的兩 輸入端分別接收第二移位信號SHbl及輸出致能信號0E2，以執(zhí)行對應(yīng)的邏輯與運算得到信 號Slb?；蜷T01對信號Sla及Slb進行邏輯運算以得到掃描信號SGl。相似地，其它輸出 邏輯單元14c2-14ck亦用以根據(jù)對應(yīng)的第一及第二移位信號來產(chǎn)生對應(yīng)的信號S2a-Ska及 S2b-Skb。 舉一個操作實例來說，在掃描期間TCi中移位信號SHai及SHbl均為致能。信號 Sla-Ska中僅信號Sia在掃描期間TCi中的數(shù)據(jù)寫入期間Td中為致能。如此在掃描期間 TCi中的數(shù)據(jù)寫入期間Td中，輸出邏輯單元14ci對應(yīng)地提供致能的掃描信號SGi導(dǎo)通k個 像素列中的第i像素列以寫入正常影像數(shù)據(jù)。 而在掃描期間TCi中，信號S2a-Ska中僅信號Slb在掃描期間TCi中的插黑期間 Tx中為致能。如此，在掃描期間TCi中的插黑期間Tx中，輸出邏輯單元14cl是對應(yīng)地提供 致能的掃描信號SG1導(dǎo)通k個像素列中的第1像素列以寫入黑影像數(shù)據(jù)。
在另一個操作實例中，在掃描期間TC1中移位信號SHal為致能。如此，信號 Sla-Ska中僅信號Sla在掃描期間TC1中的數(shù)據(jù)寫入期間Td中為致能。如此，在掃描期間 TC1中的數(shù)據(jù)寫入期間Td中，輸出邏輯單元14cl是對應(yīng)地提供致能的掃描信號Sgl導(dǎo)通k個像素列中的第1像素列以寫入正常影像數(shù)據(jù)。 在這個操作實例中，移位信號SHbl-SHbk于掃描期間TCI均為非致能。如此，在掃 描期間TCI中的插黑期間Tx中，所有的掃描信號SGl-SGk均為非致能。換言的，此時并無 黑畫面數(shù)據(jù)的寫入。 根據(jù)前述于掃描期間TCi及TCI中的操作，輸出邏輯單元141_14k于幀期間FMT 中其它掃描期間TCl-TCk的操作是可類推得到。于此不再進行贅述。 根據(jù)以上敘述可知，在幀期間FMT中插入黑色畫面數(shù)據(jù)的比例是相關(guān)于多電平起 始信號STVM提升為電平EV2的時間。舉例來說，多電平起始信號STVM是對應(yīng)地在掃描期 間TCi-l中提升為電平EV2。在這個例子中，在k個像素列中的前i個像素列的掃描期間中 是無黑色像素數(shù)據(jù)的插入(因移位信號SHb-SHbk均持續(xù)地為非致能)，而在k個像素列中 的后k-i+1個像素列的掃描期間中是有黑色像素數(shù)據(jù)的插入。 如此通過調(diào)整多電平起始信號STVM提升為電平EV2的時間點是可有效地調(diào)整幀 期間FMT中插入黑色畫面數(shù)據(jù)的比例。這樣一來，本實施例的顯示驅(qū)動器200更具有可彈 性地調(diào)整插入顯示畫面的黑色畫面數(shù)據(jù)的比例的優(yōu)點。 在一個例子中，時序控制器202亦包括信號合成電路，用以通過合成起始信號 STV1及STV2來產(chǎn)生多電平起始信號STVM，及通過合成輸出致能信號OEl及0E2來產(chǎn)生多 電平輸出致能信號OEM。 在本實施例中，顯示控制器200還包括源極驅(qū)動器206，以分別在各掃描期間 SCl-SCk中的數(shù)據(jù)寫入期間Td及插黑期間Tx中提供正常影像數(shù)據(jù)及提供黑影像數(shù)據(jù)至顯 示面板300。 在本實施例中，雖僅以時序控制器202提供多電平起始信號STVM及多電平輸出致 能信號OEM來驅(qū)動?xùn)艠O驅(qū)動電路204中的柵極驅(qū)動器1-M的情形為例作說明，然而，本實 施例的顯示驅(qū)動器200并不局限于此。在另一個例子中，時序控制器212是提供兩個起始 信號STV1及STV2及多電平輸出致能信號0EM來驅(qū)動?xùn)艠O驅(qū)動器1' -M'，如圖11A及圖 11B所示；在再一個例子中，時序控制器222提供多電平起始信號STVM及兩個輸出致能信 號0E1及0E2來驅(qū)動?xùn)艠O驅(qū)動器1〃 -M〃 ，如圖12A及圖12B所示；在又一個例子中，時序 控制器232是提供兩個起始信號STV1、STV2及兩個輸出致能信號OEl及0E2來驅(qū)動?xùn)艠O驅(qū) 動器l' " -M' 〃 ，如第13A及圖13B所示。 在前述圖IIA及圖11A的例子中，時序控制器212及各柵極驅(qū)動器l' -M'可省 去一組信號合成電路的使用，而直接以兩個起始信號STV1及STV2的形式來傳輸起始信號。 在前述圖12A及圖12B的例子中，時序控制器222可省去一組信號合成電路的使用，而直接 以兩個輸出致能信號0E1及0E2的形式來傳輸輸出致能信號。在前述圖13A及圖13B的例 子中，時序控制器232可省去兩組信號合成電路的使用，且各柵極驅(qū)動器1' 〃 -M' 〃亦可 省去一組信號合成電路的使用。 本發(fā)明實施例的柵極驅(qū)動器受控于多電平起始信號及多電平的輸出致能信號來 提供控制數(shù)據(jù)寫入的第一組掃描信號及控制插黑數(shù)據(jù)寫入的第二組掃描信號。如此，相較 于傳統(tǒng)柵極驅(qū)動器，本發(fā)明相關(guān)的柵極驅(qū)動器具有成本較低及可經(jīng)由彈性地調(diào)整黑影像數(shù) 據(jù)的插入比例來解決液晶顯示器的動態(tài)殘影現(xiàn)象的優(yōu)點。 另外，本實施例的柵極驅(qū)動器還具有可通過調(diào)整多電平起始信號提升為第二致能電平的時間，來彈性地調(diào)整在特定幀期間中插入顯示畫面的黑色畫面數(shù)據(jù)的比例的優(yōu)點。
再者，本實施例的顯示驅(qū)動器并不局限于通過多電平起始信號及多電平輸出致能 信號來對其中的柵極驅(qū)動器進行控制，而還可彈性地通過兩筆單致能電平的起始信號或響 應(yīng)于兩筆單致能電平的輸出致能信號來對柵極驅(qū)動器進行控制。在這些例子中，顯示驅(qū)動 器中的柵極驅(qū)動器與時序控制器中的部分或全部還可省略信號合成電路的使用，使得本實 施例的顯示驅(qū)動器更具有成本較低的優(yōu)點。 綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然而其并非用以限定本發(fā)明。本 發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種等同 的改變或替換。因此，本發(fā)明的保護范圍當視后附的本申請權(quán)利要求范圍所界定的為準。
權(quán)利要求
一種柵極驅(qū)動器，應(yīng)用于一顯示面板，用以驅(qū)動該顯示面板中的k個像素列，k為大于1的自然數(shù)，該柵極驅(qū)動器包括一移位寄存器電路，用來根據(jù)一第一起始信號及一第二起始信號，以于一掃描期間中輸出一第i個第一移位信號及一第j個第二移位信號，該第i個第一移位信號及該第j個第二移位信號分別與該k個像素列中一第一像素列及一第二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)；以及一輸出邏輯電路，耦接至該移位寄存器電路，受控于一第一輸出致能信號及一第二輸出致能信號，以于該掃描期間的一數(shù)據(jù)寫入子期間中提供該第i個第一移位信號做為一第一掃描信號輸出，并在該掃描期間的一插黑子期間中提供該第j個第二移位號做為一第二掃描信號輸出，以分別驅(qū)動該第一像素列及該第二像素列；其中，該數(shù)據(jù)寫入子期間及該插黑期間是彼此錯開。
2. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動器，其特征在于，該移位寄存器電路包括一第一移位寄存器單元，包括k個彼此串聯(lián)的第一級電路，用以根據(jù)該第一起始信號產(chǎn)生k個第一移位信號；及一第二移位寄存器單元，包括k個彼此串聯(lián)的第二級電路，用以根據(jù)該第二起始信號 產(chǎn)生k個第二移位信號；其中，i與j為小于或等于k的自然數(shù)。
3. 根據(jù)權(quán)利要求2所述的柵極驅(qū)動器，其特征在于，該輸出邏輯電路包括k個輸出邏輯 單元，分別與該k個像素列對應(yīng)，各該k個輸出邏輯單元包括一第一邏輯門，根據(jù)致能的該第一輸出致能信號提供對應(yīng)的第一移位信號； 一第二邏輯門，根據(jù)該第二輸出致能信號提供對應(yīng)的第二移位信號；及 一輸出邏輯門，對該第一及該第二邏輯門提供的第一及該第二移位信號進行邏輯相 加，以產(chǎn)生對應(yīng)的掃描信號。
4. 根據(jù)權(quán)利要求2所述的柵極驅(qū)動器，其特征在于，還包括一信號分解電路，用來接收一多電平起始信號，并根據(jù)一第一致能電平與一第二致能 電平，以將該多電平起始信號分解為該第一起始信號以及該第二起始信號；及一信號合成電路，用以根據(jù)第k個第一移位信號，使一輸出多電平起始信號具有該第 一致能電平，并根據(jù)第k個第二移位信號，以使該輸出多電平起始信號具有該第二致能電 平。
5. 根據(jù)權(quán)利要求4所述的柵極驅(qū)動器，其特征在于，該信號分解電路包括 一第一比較器，用以在該多電平起始信號的電平高于一高電平參考電壓時提供該第一起始信號；一第二比較器，用以在該多電平起始信號的電平高于一低電平參考電壓時提供一邏輯 信號；及一邏輯電路，用以對該第一起始信號的一反相信號及該邏輯信號進行邏輯與運算，以 得到該第二起始信號。
6. 根據(jù)權(quán)利要求4所述的柵極驅(qū)動器，其特征在于，該信號合成電路包括 一第一延遲電路及一第二延遲電路，分別延遲第k個第一移位信號及第k個第二移位信號一延遲時間，以分別提供一第一延遲信號及一第二延遲信號；一第一組邏輯電路，于該第一延遲信號與第k個第一移位信號均為致能時提供一第 一內(nèi)部信號，并于該第一延遲信號與第k個第一移位信號任一為致能時提供一第一致能信 號；一第二組邏輯電路，于該第二延遲信號與第k個第二移位信號均為致能時提供一第 二內(nèi)部信號，并于該第二延遲信號與第k個第二移位信號任一為致能時提供一第二致能信 號；一第一三態(tài)緩沖器，于該第二致能信號致能時，根據(jù)該第一內(nèi)部信號，使該多電平起始 信號具有該第一致能電平；及一第二三態(tài)緩沖器，于該第一致能信號致能時，根據(jù)該第二內(nèi)部信號，使該多電平起始 信號具有該第二致能電平。
7. 根據(jù)權(quán)利要求1所述的柵極驅(qū)動器，其特征在于，還包括一信號分解電路，用以根據(jù)一多電平輸出致能信號的一第一致能電平產(chǎn)生該第一輸出 致能信號，并根據(jù)該多電平起始信號的一第二致能電平產(chǎn)生該第二輸出致能信號。
8. 根據(jù)權(quán)利要求7所述的柵極驅(qū)動器，其特征在于，該信號分解電路包括 一第一比較器，用以在該多電平輸出致能信號的電平高于一高電平參考電壓時提供該第一輸出致能信號；一第二比較器，用以在該多電平輸出致能信號的電平高于一低電平參考電壓時提供一 邏輯信號；及一邏輯電路，用以對該第一輸出致能信號的的一反相信號及該邏輯信號進行邏輯與運 算，以得到該第二輸出致能信號。
9. 一種柵極驅(qū)動器，應(yīng)用于一顯示面板，用以驅(qū)動該顯示面板中的k個像素列，k為大 于1的自然數(shù)，該柵極驅(qū)動器包括一移位寄存器電路，用來根據(jù)一多電平起始信號，以于一掃描期間中輸出一第i個第 一移位信號及一第j個第二移位信號，該第i個第一移位信號及該第j個第二移位信號分 別與該k個像素列中一第一像素列及一第二像素列對應(yīng)，i與j為小于或等于k的為自然 數(shù)；以及一輸出邏輯電路，耦接至該移位寄存器電路，受控于一第一輸出致能信號及一第二輸 出致能信號，以于該掃描期間的一數(shù)據(jù)寫入子期間中提供該第i個第一移位信號做為一第 一掃描信號輸出，并在該掃描期間的一插黑子期間中提供該第j個第二移位號做為一第二 掃描信號輸出，以分別驅(qū)動該第一像素列及該第二像素列；其中，該數(shù)據(jù)寫入子期及該插黑期間是彼此錯開。
10. 根據(jù)權(quán)利要求9所述的柵極驅(qū)動器，其特征在于，該移位寄存器電路包括 一信號分解電路，用來接收該多電平起始信號，并根據(jù)一第一致能電平與一第二致能電平，以將該多電平起始信號分解為該第一起始信號以及該第二起始信號；一第一移位寄存器單元，包括k個彼此串聯(lián)的第一級電路，用以根據(jù)該第一起始信號產(chǎn)生k個第一移位信號；一第二移位寄存器單元，包括k個彼此串聯(lián)的第二級電路，用以根據(jù)該第二起始信號產(chǎn)生k個第二移位信號；及一信號合成電路，用以根據(jù)第k個第一移位信號，使一輸出多電平起始信號具有該第一致能電平，并根據(jù)第k個第二移位信號，以使該輸出多電平起始信號具有該第二致能電 平；其中，i與j為小于或等于k的自然數(shù)。
11. 根據(jù)權(quán)利要求io所述的柵極驅(qū)動器，其特征在于，該輸出邏輯電路包括k個輸出邏輯單元，分別與該k個像素列對應(yīng)，各該k個輸出邏輯單元包括一第一邏輯門，接收對應(yīng)的第一移位信號及該第一輸出致能信號，并根據(jù)該第一輸出 致能信號提供對應(yīng)的第一移位信號；一第二邏輯門，接收對應(yīng)的第二移位信號及該第二輸出致能信號，并根據(jù)該第二輸出 致能信號提供對應(yīng)的第二移位信號；及一輸出邏輯門，對該第一及該第二邏輯門提供的第一及該第二移位信號進行邏輯或運 算，以產(chǎn)生對應(yīng)的掃描信號。
12. 根據(jù)權(quán)利要求9所述的柵極驅(qū)動器，其特征在于，還包括一信號分解電路，用來接收一多電平輸出致能信號，并根據(jù)一第一致能電平，以將該多 電平起始信號分解為該第一起始信號以及該第二起始信號。
13. —種柵極驅(qū)動器，應(yīng)用于一顯示面板，用以驅(qū)動該顯示面板中的k個像素列，k為大 于1的自然數(shù)，該柵極驅(qū)動器包括一移位寄存器電路，用來根據(jù)一第一起始信號及一第二起始信號，以于一掃描期間中 輸出一第i個第一移位信號及一第j個第二移位信號，該第i個第一移位信號及該第j個 第二移位信號分別與該k個像素列中一第一像素列及一第二像素列對應(yīng)，i與j為小于或 等于k的自然數(shù)；以及一輸出邏輯電路，耦接至該移位寄存器電路，受控于一多電平輸出致能信號，以于該掃 描期間的一數(shù)據(jù)寫入子期間中提供該第i個第一移位信號做為一第一掃描信號輸出，并在 該掃描期間的一插黑子期間中提供該第j個第二移位信號做為一第二掃描信號輸出，以分 別驅(qū)動該第一像素列及該第二像素列；其中，該數(shù)據(jù)寫入子期及該插黑期間是彼此錯開。
14. 根據(jù)權(quán)利要求13所述的柵極驅(qū)動器，其特征在于，該移位寄存器電路包括 一第一移位寄存器單元，包括k個彼此串聯(lián)的第一級電路，用以根據(jù)該第一起始信號產(chǎn)生k個第一移位信號；及一第二移位寄存器單元，包括k個彼此串聯(lián)的第二級電路，用以根據(jù)該第二起始信號產(chǎn)生k個第二移位信號；其中，i與j為小于或等于k的自然數(shù)。
15. 根據(jù)權(quán)利要求14所述的柵極驅(qū)動器，其特征在于，該輸出邏輯電路包括一信號分解電路，用以接收該多電平輸出致能信號的一第一致能電平產(chǎn)生一第一輸出致能信號，并根據(jù)該多電平起始信號的一第二致能電平產(chǎn)生一第二輸出致能信號；及 k個輸出邏輯單元，分別與該k個像素列對應(yīng)，各該k個輸出邏輯單元包括 一第一邏輯門，接收對應(yīng)的第一移位信號及該第一輸出致能信號，并根據(jù)該第一輸出致能信號提供對應(yīng)的第一移位信號；一第二邏輯門，接收對應(yīng)的第二移位信號及該第二輸出致能信號，并根據(jù)致能的該第二輸出致能信號提供對應(yīng)的第二移位信號；及一輸出邏輯門，對該第一及該第二邏輯門提供的第一及該第二移位信號進行邏輯或運 算，以產(chǎn)生對應(yīng)的掃描信號。
16. 根據(jù)權(quán)利要求13所述的柵極驅(qū)動器，其特征在于，還包括一信號分解電路，用來接收一多電平起始信號，并根據(jù)一第一致能電平與一第二致能 電平，以將該多電平起始信號分解為該第一起始信號以及該第二起始信號；及一信號合成電路，用以根據(jù)第k個第一移位信號，使一輸出多電平起始信號具有該第 一致能電平，并根據(jù)第k個第二移位信號，使該輸出多電平起始信號具有該第二致能電平。
17. —種柵極驅(qū)動器，應(yīng)用于一顯示面板，用以驅(qū)動該顯示面板中的k個像素列，k為大 于1的自然數(shù)，該柵極驅(qū)動器包括一移位寄存器電路，用以來根據(jù)一多電平起始信號，以于一掃描期間中輸出一第i個 第一移位信號及一第j個第二移位信號，該第i個第一移位信號及該第j個第二移位信號 分別與該k個像素列中一第一像素列及一第二像素列對應(yīng)，i與j為小于或等于k的為自 然數(shù)；以及一輸出邏輯電路，耦接至該移位寄存器電路，受控于一多電平輸出致能信號，以于該掃 描期間的一數(shù)據(jù)寫入子期間中提供該第i個第一移位信號做為一第一掃描信號輸出，并在 該掃描期間的一插黑子期間中提供該第j個第二移位信號做為一第二掃描信號輸出，以分 別驅(qū)動該第一像素列及該第二像素列；其中，該數(shù)據(jù)寫入子期及該插黑期間是彼此錯開。
18. 根據(jù)權(quán)利要求17所述的柵極驅(qū)動器，其特征在于，該移位寄存器電路包括 一第一信號分解電路，用來接收該多電平起始信號，并根據(jù)一第一致能電平與一第二致能電平，以將該多電平起始信號分解為該第一起始信號以及該第二起始信號；一第一移位寄存器單元，包括k個彼此串聯(lián)的級第一級電路，用以根據(jù)該第一起始信號產(chǎn)生k個第一移位信號；一第二移位寄存器單元，包括k個彼此串聯(lián)的第二級電路，用以根據(jù)該第二起始信號產(chǎn)生k個第二移位信號；及一第一信號合成電路，用以根據(jù)第k個第一移位信號，使一輸出多電平起始信號具有 該第一致能電平，并根據(jù)第k個第二移位信號，使該輸出多電平起始信號具有該第二致能電平；其中，i與j為小于或等于k的自然數(shù)。
19. 根據(jù)權(quán)利要求18所述的柵極驅(qū)動器，其特征在于，該輸出邏輯電路包括 一第二信號分解電路，用以根據(jù)該多電平輸出致能信號的該第一致能電平產(chǎn)生一第一輸出致能信號，并根據(jù)該多電平起始信號的該第二致能電平產(chǎn)生一第二輸出致能信號；及 k個輸出邏輯單元，分別與該k個像素列對應(yīng)，各該k個輸出邏輯單元包括 一第一邏輯門，接收對應(yīng)的第一移位信號及該第一輸出致能信號，并根據(jù)該第一輸出致能信號提供對應(yīng)的第一移位信號；一第二邏輯門，接收對應(yīng)的第二移位信號及該第二輸出致能信號，并根據(jù)致能的該第二輸出致能信號提供對應(yīng)的第二移位信號；一輸出邏輯門，對該第一及該第二邏輯門提供的第一及該第二移位信號進行邏輯與運算，以產(chǎn)生對應(yīng)的掃描信號。
20. —種顯示驅(qū)動器，應(yīng)用于一顯示面板，用以驅(qū)動該顯示面板中的k個像素列，k為大 于1的自然數(shù)，該顯示驅(qū)動器包括一時序控制器，用以提供一多電平起始信號及一多電平輸出致能信號；以及 一柵極驅(qū)動器包括一移位寄存器電路，用來根據(jù)該多電平起始信號，以于一掃描期間中輸出一第i個第 一移位信號及一第j個第二移位信號，該第i個第一移位信號及該第j個第二移位信號分 別與該k個像素列中一第一像素列及一第二像素列對應(yīng)，i與j為小于或等于k的為自然 數(shù)；以及一輸出邏輯電路，耦接至該移位寄存器電路，受控于該多電平輸出致能信號的一第一 致能電平提供該第i個第一移位信號做為一第一掃描信號輸出，并響應(yīng)于該多電平輸出致 能信號的一第二致能電平提供該第j個第二移位信號做為一第二掃描信號輸出，以分別驅(qū) 動該第一及該第二像素列；其中，該數(shù)據(jù)寫入子期及該插黑期間是彼此錯開。
21. 根據(jù)權(quán)利要求20所述的顯示驅(qū)動器，其特征在于，該移位寄存器電路包括 一第一信號分解電路，用來接收該多電平起始信號，并根據(jù)一第一致能電平與第二致能電平，以將該多電平起始信號分解為該第一起始信號以及該第二起始信號；一第一移位寄存器單元，包括k個彼此串聯(lián)的第一級電路，用以根據(jù)致能的該第一起始信號產(chǎn)生k個第一移位信號；一第二移位寄存器單元，包括k個彼此串聯(lián)的第二級電路，用以根據(jù)致能的該第二起始信號產(chǎn)生k個第二移位信號；及一第一信號合成電路，用以根據(jù)第k個第一移位信號，使一輸出多電平起始信號具有該第一致能電平，并根據(jù)第k個第二移位信號，以使該輸出多電平起始信號具有該第二致能電平。
22. 根據(jù)權(quán)利要求21所述的顯示驅(qū)動器，其特征在于，該輸出邏輯電路包括 一第二信號分解電路，用以根據(jù)該多電平輸出致能信號的該第一致能電平產(chǎn)生一第一輸出致能信號，并根據(jù)該多電平起始信號的該第二致能電平產(chǎn)生一第二輸出致能信號； k個輸出邏輯單元，分別與該k個像素列對應(yīng)，各該k個輸出邏輯單元包括 一第一邏輯門，接收對應(yīng)的第一移位信號及該第一輸出致能信號，并根據(jù)該第一輸出致能信號提供對應(yīng)的第一移位信號；一第二邏輯門，接收對應(yīng)的第二移位信號及該第二輸出致能信號，并根據(jù)該第二輸出致能信號提供對應(yīng)的第二移位信號；及一輸出邏輯門，對該第一及該第二邏輯門提供的第一及該第二移位信號進行邏輯或運算，以產(chǎn)生對應(yīng)的掃描信號。
23. 根據(jù)權(quán)利要求22所述的顯示驅(qū)動器，其特征在于，該第二信號分解電路包括 一第一比較器，用以在該多電平輸出致能信號的電平高于一高電平參考電壓時提供該第一輸出致能信號；一第二比較器，用以在該多電平輸出致能信號的電平高于一低電平參考電壓時提供一 邏輯信號；及一邏輯電路，用以對該第一起始信號的一反相信號及該邏輯信號進行邏輯與運算，以得到該第二輸出致能信號。
24. 根據(jù)權(quán)利要求21所述的顯示驅(qū)動器，其特征在于，該第一信號分解電路包括 一第一比較器，用以在該多電平起始信號的電平高于一高電平參考電壓時提供該第一起始信號；一第二比較器，用以在該多電平起始信號的電平高于一低電平參考電壓時提供一邏輯 信號；及一邏輯電路，用以對該第一起始信號的一反相信號及該邏輯信號進行邏輯與運算，以 得到該第二起始信號。
25. 根據(jù)權(quán)利要求21所述的顯示驅(qū)動器，其特征在于，該第一信號合成電路包括 一第一延遲電路及一第二延遲電路，分別延遲第k個第一移位信號及第k個第二移位信號一延遲時間，以分別提供一第一延遲信號及一第二延遲信號；一第一組邏輯電路，于該第一延遲信號與第k個第一移位信號均為致能時提供一第 一內(nèi)部信號，并于該第一延遲信號與第k個第一移位信號任一為致能時提供一第一致能信 號；一第二組邏輯電路，于該第二延遲信號與第k個第二移位信號均為致能時提供一第 二內(nèi)部信號，并于該第二延遲信號與第k個第二移位信號任一為致能時提供一第二致能信 號；一第一三態(tài)緩沖器，于該第二致能信號致能時，根據(jù)該第一內(nèi)部信號，使該多電平起始 信號具有該第一致能電平；及一第二三態(tài)緩沖器，于該第一致能信號致能時，根據(jù)該第二內(nèi)部信號，使該多電平起始 信號具有該第二致能電平。
全文摘要
本發(fā)明是一種柵極驅(qū)動器及應(yīng)用其的顯示驅(qū)動器，該柵極驅(qū)動器用以驅(qū)動液晶顯示面板的k個像素列，k為大于1的自然數(shù)。柵極驅(qū)動器包括移位寄存器電路及輸出邏輯電路。移位寄存器電路用來根據(jù)多電平起始信號，以于掃描期間中輸出第i個第一移位信號及第j個第二移位信號。第i個第一移位信號及第j個第二移位信號分別與第一及第二像素列對應(yīng)，i與j為小于或等于k的自然數(shù)。輸出邏輯電路受控于多電平輸出致能信號，以在掃描期間的數(shù)據(jù)寫入子期間及插黑期間中分別提供第i個第一及第j個第二移位信號驅(qū)動第一及第二像素列。其中，數(shù)據(jù)寫入子期及插黑期間是彼此錯開。
文檔編號G09G3/36GK101783117SQ20091000284
公開日2010年7月21日 申請日期2009年1月20日 優(yōu)先權(quán)日2009年1月20日
發(fā)明者黃俊乂 申請人:聯(lián)詠科技股份有限公司