專利名稱：顯示疊加控制系統(tǒng)及其控制方法
技術領域：
本發(fā)明涉及一種顯示疊加控制系統(tǒng)及其控制方法。
背景技術：
拼接顯示處理系統(tǒng)作為一種新型的顯示設備，獲得越來越廣泛的應用，其性能要求越來 越高，特別是顯示速度的要求，比如500萬像素以上的3D圖像刷新率為60Hz;拼接顯示墻 除了要顯示計算機桌面或大型應用外，還要顯示來自監(jiān)控攝像頭、DVD播放器、電腦的顯示 輸出信號、網(wǎng)絡顯示數(shù)據(jù)和IP視頻數(shù)據(jù)等。
信號的疊加處理是拼接顯示處理系統(tǒng)必須要做的事情，發(fā)明專利ZL200510037591.0多 層實時圖像疊加控制電路公開了一種多層實時圖像疊加控制電路，其包括核心控制模塊、輸 出模塊和多個輸入模塊，該核心控制模塊、輸出模塊和多個輸入模塊通過信號總線及背板相 連接，該核心控制模塊產(chǎn)生整個控制器所需要的像素時鐘及同步信號，這些信號傳遞給連接 在信號總線上的所有信號處理模塊，使所有進入信號總線的圖像信號同歩。每個顯示單元能 夠?qū)崿F(xiàn)多達11層圖像的疊加。假如有16個單元組成的拼接顯示系統(tǒng)，每個單元都要接入1 桌面RGB信號、IO個視頻信號或RGB信號，累計就有176條視頻信號或RGB信號傳輸線及至 少有176個接插口及其接口電路。而且絕大部分信號需要通過視頻交換矩陣或RGB交換矩陣， 這樣又要增加160條視頻信號或RGB信號傳輸線及160個接插口及其接口電路。該控制器還 要對各個輸入信號進行存儲，縮放處理，并按照以上產(chǎn)生的統(tǒng)一同步時鐘進行輸出與疊加總線實現(xiàn)疊加，需要大量的硬件資源來完成。這樣的系統(tǒng)成本高、生產(chǎn)調(diào)試復雜，安裝、維護 都不方便。
對于超高分辨率顯示信號的疊加更是復雜的問題，比如同一臺微型計算機(PC)安裝了 2塊GPU顯卡，每塊顯卡有2個顯示輸出，這些顯示輸出一般使用時不需要同步。但是，在
以下的場合中，幀同步就需要解決的問題 一塊顯卡要求產(chǎn)生場景的背景畫面，另外一塊顯 卡要顯示活動的物體、動物或具有動作的人，輸出時就必須疊加，就需要幀同步。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種顯示疊加控制系統(tǒng)及其控制方法。 本發(fā)明是通過以下技術方案來實現(xiàn)的
一種顯示疊加控制系統(tǒng)，該系統(tǒng)包括有疊加控制電路、幀同步控制電路、顯示器及至少 兩個顯示信號輸出裝置，各顯示信號輸出裝置的顯示輸出端均與疊加控制電路電氣連接，幀 同步控制電路與各顯示信號輸出裝置的控制信號輸入端、疊加控制電路電氣連接，疊加控制 電路與顯示器電氣連接；在所述疊加控制電路內(nèi)設有信號分離電路，所述幀同步控制電路與 該信號分離電路電氣連接。
所述幀同步控制電路可以設于所述疊加控制電路內(nèi)或設于所述疊加控制電路外，信號分 離電路將顯示信號輸出裝置所輸出的視頻信號及幀同步信號進行分離，并將幀同步信號輸出 到幀同步控制電路。
本發(fā)明所述顯示疊加控制系統(tǒng)所采用的顯示疊加控制方法至少包括如下步驟
(a)、至少兩個顯示信號輸出裝置分別向疊加控制電路傳輸含有幀同歩信號的顯示信號，
疊加控制電路將其中的幀同步信號傳輸至幀同步控制電路，或者疊加控制電路將顯示信號輸 送至信號分離電路，由信號分離電路將顯示信號中的幀同步信號分離并將該幀同步信號傳輸 至幀同步控制電路；
例如，對于模擬RGB信號，疊加控制電路可以直接將其中的幀同步信號傳輸至幀同步控 制電路；對于以DVI接口方式傳送的數(shù)字RGB信號，疊加控制電路需要將該數(shù)字RGB信號輸 送至信號分離電路，由信號分離電路將數(shù)字RGB信號中的幀同步信號分離并將該幀同步信號 傳輸至幀同步控制電路。
(b) 、幀同步控制電路選擇或指定一個顯示信號輸出裝置的幀同步信號作為基準幀同步 信號，對該基準幀同步信號和其他各顯示信號輸出裝置的幀同步信號的到達時間進行測量，得 到各顯示信號輸出裝置的幀同步信號到達時間與基準幀同步信號到達時間之間的偏差，并對 偏差超出設定范圍的顯示信號輸出裝置發(fā)出調(diào)整控制指令；
(c) 、相應的顯示信號輸出裝置收到幀同步控制電路的調(diào)整控制指令后，對其顯示參數(shù) 進行調(diào)整，以使各顯示信號輸出裝置的幀同步信號到達時間基本一致。
在前述(c )步驟中，當相應的顯示信號輸出裝置的幀同步信號到達的時間慢于或快于基 準的幀同步信號到達時間超過設定范圍時，減少(加快)或增加(減慢)相應顯示信號輸出 裝置的場回程掃描參數(shù)，當相應的顯示信號輸出裝置的幀同步到達時間與基準的幀同歩到達 時間相差在設定范圍內(nèi)時，再將相應顯示信號輸出裝置的場回程掃描參數(shù)調(diào)回至初始值。
在前述(a)步驟之前，還有一個步驟(a0)、幀同步控制電路通知各顯示信號輸出裝置在
同一時間初始化，以使各顯示信號輸出裝置的初始分辨率、初始刷新率、初始行回程時間、
初始場回程時間一致。(aO)步驟至少包括以下步驟(a01)、幀同步控制電路向各顯示信號輸
出裝置發(fā)出初始化預通知，各顯示信號輸出裝置接到預通知后，將影響實時接收的任務或硬 件暫停；(a02)、幀同步控制電路向各顯示信號輸出裝置正式發(fā)出初始化通知，各顯示信號輸 出裝置收到通知后，對其分辨率、刷新率、行回程時間、場回程時間進行初始化；(a03)、將 前述(a01)步驟中暫停的任務或硬件重新啟動。
本發(fā)明所述顯示信號輸出裝置可以是電腦(在該電腦中裝設有顯卡)，也可以是其它可輸 出視頻信號的裝置；前述b步驟中，幀同步控制電路計算各顯示信號輸出裝置之間的偏差， 當該出現(xiàn)偏差時并不是立即控制其調(diào)整，而是當偏差值達到設定數(shù)值時才控制其調(diào)整，幀同 步控制電路根據(jù)各顯示信號輸出裝置的幀同步信號進行動態(tài)的調(diào)整，以使各顯示信號輸出裝 置的幀同步信號保持動態(tài)同步的狀態(tài)。


圖1是本發(fā)明實施例一中，所述顯示疊加控制系統(tǒng)的原理框圖； 圖2是實施例一中，幀同步信號示意圖3是本發(fā)明實施例二中，所述顯示疊加控制系統(tǒng)的原理框圖； 附圖標記說明-
1、顯示信號輸出裝置，2、疊加控制電路，3、幀同歩控制電路，4、顯示器，5、信號分 離電路。
具體實施例方式
實施例一
如圖l、圖2所示， 一種顯示疊加控制系統(tǒng)，該系統(tǒng)包括有疊加控制電路2、幀同歩控制 電路3、顯示器4 (本實施例中，顯示器4為一個)及至少兩個顯示信號輸出裝置l，各顯示 信號輸出裝置1的顯示輸出端均與疊加控制電路2電氣連接，幀同步控制電路3設于疊加控 制電路2內(nèi)并與各顯示信號輸出裝置1的控制信號輸入端、疊加控制電路2電氣連接，疊加 控制電路2與顯示器4電氣連接。
本實施例的顯示疊加控制方法包括如下步驟 (a01)、幀同步控制電路3向各顯示信號輸出裝置1發(fā)出初始化預通知，各顯示信號輸 出裝置l接到預通知后，將影響實時接收的任務或硬件暫停；(a02)、幀同步控制電路3向各 顯示信號輸出裝置1正式發(fā)出初始化通知，各顯示信號輸出裝置1收到通知后，對其初始分 辨率、初始刷新率、初始行回程時間、初始場回程時間進行初始化；(a03)、將前述(a01) 步驟中暫停的任務或硬件重新啟動；
(a) 、各顯示信號輸出裝置1分別向疊加控制電路2傳輸含有幀同步信號的顯示信號， 然后疊加控制電路2將其中的幀同步信號傳輸至幀同步控制電路3;
例如，對于模擬RGB信號，疊加控制電路2可以直接將其中的幀同步信號傳輸至幀同歩 控制電路3;
(b) 、幀同步控制電路3選擇或指定一個顯示信號輸出裝置1的幀同步信號作為基準幀 同步信號，對該基準幀同步信號和其他各顯示信號輸出裝置1的幀同步信號的到達時間進行 測量，得到各顯示信號輸出裝置1的幀同步信號到達時間與基準幀同歩信號到達時間之間的 偏差，并對偏差超出設定范圍的顯示信號輸出裝置1發(fā)出調(diào)整控制指令；
(c) 、相應的顯示信號輸出裝置1收到幀同步控制電路3的調(diào)整控制指令后，對其顯示
參數(shù)進行調(diào)整，以使各顯示信號輸出裝置1的幀同步信號到達時間基本一致；即對其場回程 掃描次數(shù)作如下調(diào)整當相應的顯示信號輸出裝置1的幀同步信號到達的時間慢于或快于基
準幀同步信號到達時間超過設定范圍時，減少或增加相應顯示信號輸出裝置1的場回程掃描 參數(shù)，當相應的顯示信號輸出裝置1的幀同步信號到達時間與基準幀同歩信號到達時間相差 在設定范圍內(nèi)時，再將相應顯示信號輸出裝置1的場回程掃描參數(shù)調(diào)回至初始值，當各顯示
信號輸出裝置1的幀同步信號到達同步的時候，疊加控制電路2將各顯示信號輸出裝置1所
輸出的視頻進行疊加輸出。
針對上述顯示疊加控制方法，現(xiàn)舉例如下-
本實施例中，顯示信號輸出裝置1為3臺PC處理器(分別為PC101、 PC102、 PC103)， 每臺PC處理器輸出一個顯示通道，其中PC101輸出基準幀同步信號，PC102和PC103需要與 PC101進行幀同步。
3臺PC處理器的顯示輸出都是2048X1536X60Hz,幀頻率為60Hz (幀掃描周期Tv為 16. 667ms)，顯示掃描線數(shù)為1536線，幀回程掃描線數(shù)164線，即顯示一幀需要掃描1700線。 線掃描周期Th為16. 667/1700=9. 8us(微秒)，行掃描線頻率為1000000/9. 8=102. 04KHz。為此， 我們設計檢測時鐘Tc為1微秒，以上幀頻率和掃描線頻率等參數(shù)可以通過疊加控制電路2自 動檢測。
疊加控制電路2的疊加顯示輸出采用與PC101輸出的顯示信號延時2線(包括幀同步、行 同步和像素數(shù)據(jù))。
開始時，疊加控制電路2的同步控制電路不斷檢測3個顯示信號輸入端的情況，當檢測到 3個顯示信號輸入端都有符合規(guī)格的顯示信號輸入時，就開始檢測3個幀同步信號。首先檢測
PC101的基準幀同步信號，記錄幀同步的到達時間T101，然后，檢測PC102和PC103的幀同步 到達時間分別為T102和T103，實際上，3臺PC處理器的幀同步到達時間可以同時檢測，不需 要分先后檢測。當收到3個幀同步的到達時間后，就進行比較
當|T102-T1011小于Th/2時，不需要對PC102的幀同步進行調(diào)整；
當JT103-T1011小于Th/2時，不需要對PC103的幀同步進行調(diào)整；
當T102-T101大于等于Th/2，小于100*Th時，說明PC102的幀同步來得太慢，需要對PC102 的幀同步進行加快調(diào)整。計算(T102-T101) /Th得N，其中N為正整數(shù)，其小數(shù)點后面的數(shù)字 進行四舍五入，然后通過RS232發(fā)送加快N線掃描一幀周期的命令給PC102, PC102收到該命 令后修改自身的顯示參數(shù)，即把幀回程掃描線數(shù)改為164-N，當該參數(shù)執(zhí)行過一次后就把它再 改成原來的值164。
當T103-T101大于等于Th/2，小于100*Th時，說明PC103的幀同步來得太慢，需要對PC102
的幀同步進行加快調(diào)整，調(diào)整的方法同上。
當T102-T101小于-Th/2，大于-100承Th時，說明PC102的幀同歩來得太快，需要對PC102 的幀同步進行加快調(diào)整。計算(T101-T102) /Th得N (N為正整數(shù)，把小數(shù)點后面的數(shù)字進行 四舍五入)，然后通過RS232發(fā)送減慢N線掃描一幀周期的命令給PC102, PC102收到該命令后 修改自身的顯示參數(shù)，即把幀回程掃描線數(shù)改為164+N，當該參數(shù)執(zhí)行過一次后就把它再改成 原來的值164。
當T103-T101小于-Th/2，.大于-100*Th時，說明PC103的幀同步來得太快，需要對PC102
的幀同步進行加快調(diào)整，調(diào)整的方法同上。
當IT102-T10ll和lT103-T10ll之一的值大于100*Th時，說明幀同步差距太大，通過RS232
同時發(fā)送通知PCIOI、 PC102和PC103的顯示輸出在同一時間初始化，初始化的分辨率、刷新
率、行回程時間和場回程時間等顯示參數(shù)都要一樣；所述同時發(fā)送是指絕對同時發(fā)送，實現(xiàn)的
方法是把RS232三個的輸出并聯(lián)接在一起，或在幀同步控制電路3內(nèi)部并聯(lián)接在一起，然后接 到3個輸出。
幀調(diào)整完成后，系統(tǒng)還要不斷檢測比較偏差情況，如果達到調(diào)整范圍時就要進行再調(diào)整， 一直維系3個PC處理器所輸出的幀大致同步。 實施例二
如圖3所示，本實施例與實施例一的不同之處在于，在疊加控制電路2內(nèi)設有信號分離 電路5，幀同步控制電路3設于疊加控制電路2外并與該信號分離電路5電氣連接；
各顯示信號輸出裝置1分別向疊加控制電路2傳輸含有幀同步信號的顯示信號，疊加控 制電路2將顯示信號輸送至信號分離電路5，由信號分離電路5將顯示信號中的幀同歩信號 分離并將該幀同步信號傳輸至幀同步控制電路3;例如，對于以DVI接口方式傳送的數(shù)字RGB 信號，疊加控制電路2需要將該數(shù)字RGB信號輸送至信號分離電路5，由信號分離電路5將 數(shù)字RGB信號中的幀同步信號分離并將該幀同步信號傳輸至幀同步控制電路3。
本實施例其他部分與實施例一類似，此處不再贅述。
權利要求
1、一種顯示疊加控制系統(tǒng)，其特征在于，該系統(tǒng)包括有疊加控制電路、幀同步控制電路、顯示器及至少兩個顯示信號輸出裝置，各顯示信號輸出裝置的顯示輸出端均與疊加控制電路電氣連接，幀同步控制電路與各顯示信號輸出裝置的控制信號輸入端、疊加控制電路電氣連接，疊加控制電路與顯示器電氣連接。
2、 如權利要求1所述顯示疊加控制系統(tǒng)，其特征在于，在所述疊加控制電路內(nèi)設有信號分離 電路，所述幀同步控制電路與該信號分離電路電氣連接。
3、 如權利要求1所述顯示疊加控制系統(tǒng)，其特征在于，所述幀同步控制電路設于所述疊加控 制電路內(nèi)或設于所述疊加控制電路外。
4、 如權利要求1所述顯示疊加控制系統(tǒng)，其特征在于，所述顯示器為一個或多個。
5、 一種顯示疊加控制方法，其特征在于，該方法至少包括如下步驟(a) 、至少兩個顯示信號輸出裝置分別向疊加控制電路傳輸含有幀同步信號的顯示信號， 疊加控制電路將其中的幀同步信號傳輸至幀同步控制電路，或者疊加控制電路將顯示信號輸 送至信號分離電路，由信號分離電路將顯示信號中的幀同步信號分離并將該幀同步信號傳輸 至幀同步控制電路；(b) 、幀同步控制電路選擇或指定一個顯示信號輸出裝置的幀同步信號作為基準幀同步 信號,對該基準幀同步信號和其他各顯示信號輸出裝置的幀同步信號的到達時間進行測量，得 到各顯示信號輸出裝置的幀同步信號到達時間與基準幀同步信號到達時間之間的偏差，并對 偏差超出設定范圍的顯示信號輸出裝置發(fā)出調(diào)整控制指令；(c) 、相應的顯示信號輸出裝置收到幀同步控制電路的調(diào)整控制指令后，對其顯示參數(shù)進行調(diào)整，以使各顯示信號輸出裝置的幀同步信號到達時間基本一致。
6、 如權利要求5所述顯示疊加控制方法，其特征在于，在前述(c)步驟中，當相應的顯示信 號輸出裝置的幀同步到達的時間慢于或快于基準的幀同步到達時間超過設定范圍時，減少 或增加相應顯示信號輸出裝置的場回程掃描參數(shù)，當相應的顯示信號輸出裝置的幀同步到 達時間與基準的幀同步到達時間相差在設定范圍內(nèi)時，再將相應顯示信號輸出裝置的場回 程掃描參數(shù)調(diào)回至初始值。
7、 如權利要求5至6中任一項所述顯示疊加控制方法，其特征在于，在前述(a)步驟之前， 還有一個步驟(a0)、幀同步控制電路通知各顯示信號輸出裝置在同一時間初始化，以使各顯示信號輸 出裝置的初始分辨率、初始刷新率、初始行回程時間、初始場回程時間一致。
8、 如權利要求7所述顯示疊加控制方法，其特征在于，前述(aO)步驟至少包括以下歩驟(a01)、幀同步控制電路向各顯示信號輸出裝置發(fā)出初始化預通知，各顯示信號輸出裝 置接到預通知后，將影響實時接收的任務或硬件暫停；(a02)、幀同步控制電路向各顯示信號輸出裝置正式發(fā)出初始化通知，各顯示信號輸出 裝置收到通知后，對其分辨率、刷新率、行回程時間、場回程時間進行初始化；(a03)、將前述(a01)步驟中暫停的任務或硬件重新啟動。
全文摘要
本發(fā)明公開了一種顯示疊加控制系統(tǒng)及其控制方法，該系統(tǒng)包括有疊加控制電路、幀同步控制電路、顯示器及至少兩個顯示信號輸出裝置，各顯示信號輸出裝置的顯示輸出端均與疊加控制電路電氣連接，幀同步控制電路與各顯示信號輸出裝置的控制信號輸入端、疊加控制電路電氣連接，疊加控制電路與顯示器電氣連接；幀同步控制電路根據(jù)各顯示信號輸出裝置的幀同步信號進行動態(tài)調(diào)整，使各顯示信號輸出裝置的幀同步信號保持動態(tài)的同步，疊加控制電路將各顯示信號輸出裝置的視頻信號疊加后輸出，本發(fā)明結構簡單，方便地實現(xiàn)了視頻信號的疊加輸出。
文檔編號G09G5/00GK101383913SQ20081019807
公開日2009年3月11日 申請日期2008年8月28日 優(yōu)先權日2008年8月28日
發(fā)明者盧如西 申請人:廣東威創(chuàng)視訊科技股份有限公司