專(zhuān)利名稱(chēng)：應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法及驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示器制造技術(shù)領(lǐng)域，特別是一種應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰 度調(diào)制方法及驅(qū)動(dòng)電路。
背景技術(shù)：
場(chǎng)致發(fā)射顯示器(FED)是平板顯示器中較為新型的一種，是繼液晶顯示器(LCD)、等離 子體顯示器(PDP)、電致發(fā)光顯示器(ELD)等之后的另一種最具有前途的新一代平板顯示器。 大面積印刷式FED采用獨(dú)有的低成本大面積低逸出功FED陰極材料及其陰極漿料，與其它種 類(lèi)的FED不同，大面積印刷式FED成本低，工藝簡(jiǎn)單，所使用材料具有低逸出功特點(diǎn)，可以 降低FED中所需的發(fā)射電壓，使得外部電路簡(jiǎn)單化。彩色大屏幕印刷式場(chǎng)致發(fā)射顯示器的研 發(fā)成功，在國(guó)內(nèi)外都屬首創(chuàng)。
PDP與FED就驅(qū)動(dòng)電路來(lái)說(shuō)最大的共同點(diǎn)就是它們的驅(qū)動(dòng)電壓相對(duì)其他平板顯示器比較 高，為100V左右。由于目前市場(chǎng)上FED專(zhuān)用數(shù)據(jù)驅(qū)動(dòng)芯片較少,且無(wú)論在集成度還是性能上 均與PDP的數(shù)據(jù)驅(qū)動(dòng)芯片有較大的差距。例如HV632芯片,其輸出只有32路,最大工作電壓 為80V,最大輸出電流只有4mA;而目前PDP的驅(qū)動(dòng)技術(shù)已經(jīng)十分成熟，相應(yīng)的驅(qū)動(dòng)芯片種類(lèi) 繁多，高壓性能都比較好，如STV7610， STV7620、 UPD16347等高壓移位鎖存驅(qū)動(dòng)器，其輸出 96路，輸出電流為30mA,驅(qū)動(dòng)負(fù)載能力遠(yuǎn)大于HV632。由此可見(jiàn)，高壓部分的電路性能無(wú)論 是速度還是功率，PDP的驅(qū)動(dòng)芯片均比目前的HV632要好，如果PDP驅(qū)動(dòng)芯片能應(yīng)用在FED 顯示屏上，就有可能解決我們目前遇到的困難。但PDP與FED的工作原理有很大的不同，它 是通過(guò)內(nèi)部的惰性氣體放電釋放出的真空紫外光，激發(fā)涂覆在基板內(nèi)壁上的光致熒光粉發(fā)射 可見(jiàn)光來(lái)實(shí)現(xiàn)圖像的顯示。AC-PDP是目前使用最普遍的一種PDP結(jié)構(gòu)。對(duì)于AC-PDP，由于受 氣體物理學(xué)原理所限，其像素在亮與滅之間沒(méi)有灰度等級(jí)。因此其灰度的產(chǎn)生是通過(guò)調(diào)節(jié)維 持脈沖個(gè)數(shù)的方法來(lái)實(shí)現(xiàn)的。而FED則不然，它的灰度的產(chǎn)生可以通過(guò)調(diào)節(jié)驅(qū)動(dòng)電壓的脈沖 寬度或調(diào)節(jié)驅(qū)動(dòng)電壓或電流的幅度來(lái)實(shí)現(xiàn)。因此，針對(duì)專(zhuān)為PDP顯示屏設(shè)計(jì)的驅(qū)動(dòng)芯片，其低 壓部分邏輯功能相對(duì)簡(jiǎn)單,只包括了移位寄存器和鎖存器等，不能直接應(yīng)用在FED上。
申請(qǐng)?zhí)枮?00410103216.7的中國(guó)專(zhuān)利公開(kāi)了一種可顯示彩色視頻圖像的場(chǎng)致發(fā)射顯示 器集成驅(qū)動(dòng)電路，該專(zhuān)利采用美國(guó)的SUPERTEX公司提供的集成芯片HV632PG,利用脈寬調(diào)制 的方法實(shí)現(xiàn)FED顯示器的灰度調(diào)制，并應(yīng)用到25英寸彩色240X3X320的FED中。但上述 FED驅(qū)動(dòng)電路系統(tǒng)中的灰度調(diào)制驅(qū)動(dòng)芯片輸出只有32路、輸出的最高電壓僅為80伏、最大 輸出電流只有4mA，且驅(qū)動(dòng)管開(kāi)關(guān)速度較慢，存在著顯示圖象對(duì)比度不高，電路集成度不高的缺點(diǎn)。
目前，AC-PDP廣泛使用的顯示和分離(ADS)驅(qū)動(dòng)方法，是將一場(chǎng)數(shù)據(jù)分為8個(gè)子場(chǎng)， 每個(gè)子場(chǎng)周期內(nèi)都要順序掃描各顯示行，在尋址期將本子場(chǎng)內(nèi)的所有數(shù)據(jù)信號(hào)以壁電荷的方 式存儲(chǔ)到各象素單元中，然后，在顯示期進(jìn)行統(tǒng)一的發(fā)光顯示。因此，基于PDP顯示器具有 存儲(chǔ)記憶功能的結(jié)構(gòu)特點(diǎn)，這種方法最大的特點(diǎn)是能夠在一個(gè)子場(chǎng)內(nèi)對(duì)所有行進(jìn)行同時(shí)顯示。
ADS子場(chǎng)驅(qū)動(dòng)方法是將一場(chǎng)數(shù)據(jù)分成幾個(gè)部分，每個(gè)部分的點(diǎn)亮?xí)r間對(duì)應(yīng)不同權(quán)值，可 組合成不同的灰度。在PDP電路中使用的尋址與顯示分離的顯示方法通常是應(yīng)用子場(chǎng)技術(shù)。 256級(jí)灰度需要用8位的灰度數(shù)據(jù)表示，因此須將每一幀分為8個(gè)子場(chǎng)。每個(gè)子場(chǎng)由尋址期
和維持期組成，各子場(chǎng)的尋址期時(shí)間相等。而8個(gè)子場(chǎng)的顯示時(shí)間長(zhǎng)度的比例為l:2:4:8:
16 : 32 : 64 : 128。每一子場(chǎng)的顯示分別用灰度數(shù)據(jù)的第0位，1位，2位……加以控制。這 樣，通過(guò)適當(dāng)?shù)慕M合就可以實(shí)現(xiàn)0 255級(jí)的灰度顯示。如某象素的灰度值為0x28，則其僅 在第4子場(chǎng)和第6子場(chǎng)顯示，其余時(shí)間保持熄滅。
但FED不像AC-PDP那樣具有存儲(chǔ)記憶功能，因此ADS技術(shù)無(wú)法直接應(yīng)用于FED顯示器。 但如果不采用子場(chǎng)技術(shù)針對(duì)一個(gè)場(chǎng)進(jìn)行操作，而是采用子行驅(qū)動(dòng)方法針對(duì)圖像的一個(gè)行進(jìn)行 操作，就可能利用現(xiàn)有的平板顯示器驅(qū)動(dòng)芯片實(shí)現(xiàn)FED的驅(qū)動(dòng)。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的第一個(gè)目的在于提供一種應(yīng)用于大屏 幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法，特別是一種可顯示彩色視頻圖像的
場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方^~~子行驅(qū)動(dòng)方法。
本發(fā)明的另一個(gè)目的在于提供一種應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng) 電路，該驅(qū)動(dòng)電路有利于進(jìn)一步提高原有電路的集成度，提高電路的輸出脈沖電壓，使FED 顯示屏顯示的圖像對(duì)比度大大改善。
本發(fā)明采用的技術(shù)方案是
本發(fā)明的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法，它將一行圖像數(shù)據(jù)按數(shù) 據(jù)位權(quán)重劃分出若干子行時(shí)間脈沖寬度進(jìn)行驅(qū)動(dòng)，每個(gè)子行的點(diǎn)亮?xí)r間對(duì)應(yīng)不同的權(quán)重，以 通過(guò)各個(gè)子行的組合顯示不同的灰度等級(jí)；每個(gè)子行由尋址期與顯示期構(gòu)成，尋址期將顯示 數(shù)據(jù)送入驅(qū)動(dòng)芯片的移位寄存器，顯示期利用具有數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯片將數(shù)據(jù) 鎖存并傳送至高壓輸出，以按照子行劃分的時(shí)間長(zhǎng)度維持顯示，在輸出狀態(tài)穩(wěn)定的同時(shí)移位 寄存器進(jìn)行下一周期數(shù)據(jù)的傳送，在第1個(gè)子行的顯示期，第2個(gè)子行的尋址就可以開(kāi)始進(jìn)行， 從而使電路的信號(hào)輸出狀態(tài)與尋址狀態(tài)同時(shí)進(jìn)行；采用FPGA對(duì)數(shù)據(jù)移位鎖存的高壓輸出芯片進(jìn)行控制和數(shù)據(jù)處理，實(shí)現(xiàn)FED的灰度調(diào)制。該方案的核心就是充分利用電路的電平維持狀 態(tài)與尋址狀態(tài)的同時(shí)進(jìn)行，以可以最大程度地減少屏幕的不發(fā)光時(shí)間。
所述的FPGA接收視頻處理過(guò)的RGB信號(hào)，然后對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和重新組合，根據(jù)行場(chǎng)同 步信號(hào)產(chǎn)生控制數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯片移位鎖存的時(shí)序信號(hào)，產(chǎn)生控制行電路掃 描的時(shí)序信號(hào)。
本發(fā)明的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的灰度調(diào)制驅(qū)動(dòng)電路，它的核心由FPGA控制電 路、灰度調(diào)制高壓驅(qū)動(dòng)電路以及緩沖隔離電路三部分組成。
所述FPGA控制電路由同步復(fù)位模塊、變址模塊、數(shù)據(jù)分割模塊、緩存模塊、數(shù)據(jù)重組模 塊、數(shù)據(jù)輸出模塊組成。FPGA控制處理電路是本灰度調(diào)制系統(tǒng)的核心單元，分為兩個(gè)部分， 第一部分是主FPGA控制模塊，用以負(fù)責(zé)接收前級(jí)視頻接口傳送過(guò)來(lái)的視頻數(shù)據(jù)和接口信號(hào)， 控制緩存電路進(jìn)行圖像存儲(chǔ)和讀取，并對(duì)圖像進(jìn)行誤差擴(kuò)散處理，將處理后的數(shù)據(jù)經(jīng)過(guò)變址 査表程序傳送給后面的從FPGA模塊，并產(chǎn)生行后級(jí)驅(qū)動(dòng)模塊的控制信號(hào)；第二部分是從FPGA 模塊，負(fù)責(zé)接收主FPGA傳過(guò)來(lái)的數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分割和重組等處理，使之能適應(yīng)子行驅(qū)動(dòng) 的要求，控制后級(jí)高壓移位鎖存驅(qū)動(dòng)器的工作狀態(tài)。
所述緩沖隔離電路主要功能是使列驅(qū)動(dòng)芯片的時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)獨(dú)立開(kāi)來(lái)， 保證它們之間不相互干擾，正常工作，有利于提高電路整體的抗干擾性能。
所述灰度調(diào)制高壓驅(qū)動(dòng)電路由高壓移位鎖存驅(qū)動(dòng)器組成，各基色的圖像灰度調(diào)制根據(jù)圖 像分辨率相應(yīng)采用若干片高壓移位鎖存驅(qū)動(dòng)器。
本發(fā)明的顯著特點(diǎn)是突破了傳統(tǒng)僅適用于PDP等具有存儲(chǔ)效應(yīng)一類(lèi)顯示器的ADS方法顯 示發(fā)光時(shí)間短、數(shù)據(jù)緩存器大的局限，本發(fā)明的更高集成度大大地減小了電路的體積，使整 個(gè)驅(qū)動(dòng)電路體積縮小為原來(lái)的1/2，重量減為原來(lái)的1/2。此外，它還可以輸出最高電壓為 100伏，最大電流有30mA，其驅(qū)動(dòng)負(fù)載能力大于HV632PG，且驅(qū)動(dòng)管開(kāi)關(guān)速度較快，應(yīng)用FPGA 產(chǎn)生對(duì)數(shù)據(jù)移位鎖存高壓輸出的集成芯片的控制信號(hào)，實(shí)現(xiàn)對(duì)FED顯示器的灰度調(diào)制，同時(shí) 產(chǎn)生行掃描的選通信號(hào)，控制行掃描芯片STV7697的工作，控制靈活方便，可擴(kuò)展性強(qiáng)，具 有廣闊的實(shí)用價(jià)值和市場(chǎng)應(yīng)用前景。


圖l是本發(fā)明的FED子行驅(qū)動(dòng)電路的總體框圖。
圖2是本發(fā)明的子行驅(qū)動(dòng)顯示原理圖。
圖3是本發(fā)明的子行驅(qū)動(dòng)電路模塊組成框圖。
圖4是本發(fā)明的數(shù)據(jù)分割示意圖。
圖5是本發(fā)明的數(shù)據(jù)分割模塊組成圖。
圖6是本發(fā)明的數(shù)據(jù)分割模塊FPGA綜合圖。
圖7是本發(fā)明的數(shù)據(jù)重組示意圖一。
圖8是本發(fā)明的數(shù)據(jù)重組示意圖二。
圖9是本發(fā)明的數(shù)據(jù)重組后數(shù)據(jù)結(jié)構(gòu)圖。
圖io是本發(fā)明的數(shù)據(jù)重組的程序流程圖。
圖11是本發(fā)明的數(shù)據(jù)輸出模塊FPGA綜合圖。
具體實(shí)施例方式
本發(fā)明的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法，它將一行圖像數(shù)據(jù)按數(shù) 據(jù)位權(quán)重劃分出若干子行時(shí)間脈沖寬度進(jìn)行驅(qū)動(dòng)，通常的子行顯示方法是將一行數(shù)據(jù)分為8 個(gè)子行，每個(gè)子行的點(diǎn)亮?xí)r間對(duì)應(yīng)不同的權(quán)重，以通過(guò)各個(gè)子行的組合顯示不同的灰度等級(jí)； 每個(gè)子行由尋址期與顯示期構(gòu)成，如圖2所示，尋址期(圖2中深色部分)將顯示數(shù)據(jù)送入驅(qū) 動(dòng)芯片的移位寄存器，顯示期(圖2中白色部分)利用具有數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯 片將數(shù)據(jù)鎖存并傳送至高壓輸出，以按照子行劃分的時(shí)間長(zhǎng)度維持顯示，在輸出狀態(tài)穩(wěn)定的 同時(shí)移位寄存器進(jìn)行下一周期數(shù)據(jù)的傳送，在第1個(gè)子行的顯示期，第2個(gè)子行的尋址就可以 開(kāi)始進(jìn)行，從而使電路的信號(hào)輸出狀態(tài)與尋址狀態(tài)同時(shí)進(jìn)行；采用FPGA對(duì)數(shù)據(jù)移位鎖存的高 壓輸出芯片進(jìn)行控制和數(shù)據(jù)處理，實(shí)現(xiàn)FED的灰度調(diào)制。該方案的核心就是充分利用電路的 電平維持狀態(tài)與尋址狀態(tài)的同時(shí)進(jìn)行，以可以最大程度地減少屏幕的不發(fā)光時(shí)間。
采用子行驅(qū)動(dòng)法首先要計(jì)算幾個(gè)重要參數(shù)。由于目前FED顯示屏的分辨率為800X3X600， 場(chǎng)頻60Hz，因此每一行選通時(shí)間為27.7us，為了實(shí)現(xiàn)256級(jí)灰度，在一行的時(shí)間內(nèi)，如果將數(shù) 據(jù)分8個(gè)子行送出，則每個(gè)子行按權(quán)重時(shí)間之比為l: 2: 4: 8: 16: 32: 64: 128，因此，最 小子行的時(shí)間約為100ns。由于高壓移位鎖存驅(qū)動(dòng)器芯片的移位時(shí)鐘最快只能達(dá)到40M，傳輸 是按位進(jìn)行，而它的寄存器是長(zhǎng)度是16位，所以完成一個(gè)子行數(shù)據(jù)傳輸?shù)臅r(shí)間需要400ns,如 果我們繼續(xù)采用8bit數(shù)據(jù)進(jìn)行256級(jí)灰度顯示的話(huà)，將會(huì)出現(xiàn)如圖2所示的情況，低灰階部分 (即前3個(gè)子行)由于顯示時(shí)間比數(shù)據(jù)傳輸?shù)臅r(shí)間要少，會(huì)導(dǎo)致低灰階部分由于顯示時(shí)間的不 足而造成數(shù)據(jù)的丟失，并且如果低灰度分配的時(shí)間過(guò)短(最低灰度100ns)，由于器件和顯示 屏存在響應(yīng)時(shí)間會(huì)影響圖像低灰度部分的顯示，這樣也將嚴(yán)重影響圖像的顯示質(zhì)量。因此， 需要在盡量不影響圖象質(zhì)量的基礎(chǔ)上減少數(shù)據(jù)的bit位，本設(shè)計(jì)引入誤差擴(kuò)散法對(duì)圖像進(jìn)行處 理，后級(jí)采用6bit位數(shù)進(jìn)行顯示，這樣就能夠解決上述存在的問(wèn)題。
所述的FPGA接收視頻處理過(guò)的RGB信號(hào)，然后對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和重新組合，根據(jù)行場(chǎng)同 步信號(hào)產(chǎn)生控制數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯片移位鎖存的時(shí)序信號(hào)，產(chǎn)生控制行電路掃 描的時(shí)序信號(hào)。
本發(fā)明的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的灰度調(diào)制驅(qū)動(dòng)電路，它的核心由FPGA控制電 路、灰度調(diào)制高壓驅(qū)動(dòng)電路以及緩沖隔離電路三部分組成。
所述FPGA控制電路由同步復(fù)位模塊、變址模塊、數(shù)據(jù)分割模塊、緩存模塊、數(shù)據(jù)重組模 塊、數(shù)據(jù)輸出模塊組成。FPGA控制處理電路是本灰度調(diào)制系統(tǒng)的核心單元，分為兩個(gè)部分， 第一部分是主FPGA控制模塊，用以負(fù)責(zé)接收前級(jí)視頻接口傳送過(guò)來(lái)的視頻數(shù)據(jù)和接口信號(hào)， 控制緩存電路進(jìn)行圖像存儲(chǔ)和讀取，并對(duì)圖像進(jìn)行誤差擴(kuò)散處理，將處理后的數(shù)據(jù)經(jīng)過(guò)變址 査表程序傳送給后面的從FPGA模塊，并產(chǎn)生行后級(jí)驅(qū)動(dòng)模塊的控制信號(hào)；第二部分是從FPGA 模塊，負(fù)責(zé)接收主FPGA傳過(guò)來(lái)的數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分割和重組等處理，使之能適應(yīng)子行驅(qū)動(dòng) 的要求，控制后級(jí)高壓移位鎖存驅(qū)動(dòng)器的工作狀態(tài)。
所述緩沖隔離電路主要功能是使列驅(qū)動(dòng)芯片的時(shí)鐘信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)獨(dú)立開(kāi)來(lái)， 保證它們之間不相互干擾，正常工作，有利于提高電路整體的抗干擾性能。
所述灰度調(diào)制高壓驅(qū)動(dòng)電路由高壓移位鎖存驅(qū)動(dòng)器組成，各基色的圖像灰度調(diào)制根據(jù)圖 像分辨率相應(yīng)采用若干片高壓移位鎖存驅(qū)動(dòng)器。
所述同步復(fù)位模塊用以實(shí)現(xiàn)系統(tǒng)的復(fù)位功能，根據(jù)輸入的幀同步信號(hào)產(chǎn)生每一幀各個(gè)控 制模塊的啟動(dòng)控制信號(hào)。
所述變址模塊利用FPGA實(shí)現(xiàn)數(shù)據(jù)的變址技術(shù)，通過(guò)FPGA芯片的査找表單元，當(dāng)數(shù)據(jù)信 號(hào)要輸出顯示時(shí)就要根據(jù)顯示屏顯示的位置在査找表中尋找出地址，取出相應(yīng)的數(shù)據(jù)，再輸 送到對(duì)應(yīng)的驅(qū)動(dòng)芯片進(jìn)行灰度調(diào)制，進(jìn)而輸出到顯示電極上顯示，所述査找表根據(jù)FED顯示 屏的順序以及高壓移位鎖存驅(qū)動(dòng)器輸出弓I腳順序要求而編寫(xiě)。
所述數(shù)據(jù)分割模塊使用9片高壓移位鎖存驅(qū)動(dòng)器將一行800個(gè)列數(shù)據(jù)進(jìn)行準(zhǔn)確的分塊， 根據(jù)高壓移位鎖存驅(qū)動(dòng)器STV7620的輸出順序?qū)?6個(gè)數(shù)據(jù)組成一個(gè)數(shù)據(jù)塊，將800個(gè)數(shù)據(jù)分 成9個(gè)模塊。
所述緩存模塊用以緩沖存放數(shù)據(jù)分割模塊分割輸出的數(shù)據(jù)塊。
所述數(shù)據(jù)重組模塊在進(jìn)行每個(gè)子行的顯示前，都僅需將該子行對(duì)應(yīng)的位從輸入數(shù)據(jù)中提 取出來(lái)，而數(shù)據(jù)字節(jié)的其余5位bit在這時(shí)就成為了冗余數(shù)據(jù)。為了提高數(shù)據(jù)處理的效率， 對(duì)原始數(shù)據(jù)進(jìn)行重組，將每6個(gè)相鄰的輸入數(shù)據(jù)編為一組，并將這6個(gè)字節(jié)中相同的位依次 提取出來(lái)，組成新的6個(gè)字節(jié)，以使每個(gè)新字節(jié)中的數(shù)據(jù)與一個(gè)子行相對(duì)應(yīng)，最后再將這些 重組好的字節(jié)一次存入緩存，這樣，每顯示一個(gè)子行，就只需從緩存中讀取對(duì)應(yīng)于該子場(chǎng)的 那些數(shù)據(jù)而不用遍歷所有的數(shù)據(jù)。
所述數(shù)據(jù)輸出模塊，由Rlkcounter模塊、Subrowcounter模塊以及Readcontrol模塊三 個(gè)功能模塊組成。
下面結(jié)合附圖對(duì)本發(fā)明用于實(shí)現(xiàn)FED顯示器子行驅(qū)動(dòng)電路的方法和相應(yīng)的驅(qū)動(dòng)電路作進(jìn) 一步的詳細(xì)說(shuō)明。
從圖1子行驅(qū)動(dòng)電路系統(tǒng)的整體組成可以知道，系統(tǒng)主要由兩級(jí)FPGA和后級(jí)高壓驅(qū)動(dòng)電 路組成。在兩級(jí)FPGA中，主FPGA主要完成接收前級(jí)視頻信號(hào)并進(jìn)行一些相應(yīng)的圖象處理； 從FPGA接收主FPGA處理后的數(shù)據(jù)和控制信號(hào)，負(fù)責(zé)完成復(fù)雜的子行驅(qū)動(dòng)技術(shù)。它的主要功 能是將主FPGA傳過(guò)來(lái)數(shù)據(jù)進(jìn)行分割和重組，控制數(shù)據(jù)的輸出方式，產(chǎn)生后級(jí)高壓移位鎖存驅(qū) 動(dòng)器所需的控制信號(hào)，使之能達(dá)到子行驅(qū)動(dòng)的目的。
子行驅(qū)動(dòng)法的關(guān)鍵是將數(shù)據(jù)按位輸出，然后根據(jù)每一位數(shù)據(jù)的權(quán)重進(jìn)行顯示。因此，算 法的關(guān)鍵是對(duì)數(shù)據(jù)進(jìn)行分配、重組等處理使之能適應(yīng)后級(jí)高壓移位鎖存驅(qū)動(dòng)器的要求，所以 整個(gè)子行驅(qū)動(dòng)方法的總體流程也就是數(shù)據(jù)處理的過(guò)程。
圖3所示是子行驅(qū)動(dòng)電路模塊組成框圖，主要由六部分組成分別是同步復(fù)位模塊、變 址模塊、數(shù)據(jù)分割模塊、片內(nèi)緩存模塊、數(shù)據(jù)重組模塊、數(shù)據(jù)輸出模塊。
1、 同步復(fù)位模塊同步復(fù)位模塊是負(fù)責(zé)系統(tǒng)的復(fù)位功能。由于整個(gè)電路以一幀圖像為時(shí) 間單位進(jìn)行操作，故每一幀的開(kāi)始需要回復(fù)至初始狀態(tài)。該模塊根據(jù)輸入的幀同步信號(hào)產(chǎn)生 每一幀各個(gè)控制模塊的啟動(dòng)控制信號(hào)。
2、 變址模塊針對(duì)FED顯示屏的引線(xiàn)順序設(shè)計(jì)，F(xiàn)ED屏上的電極是8根往上一側(cè)輸出， 連續(xù)的8根往下一側(cè)輸出，再連續(xù)8根往上一側(cè)輸出，如此循環(huán)輸出至最后8根輸出。為了 與FED屏的引線(xiàn)結(jié)構(gòu)配合，如果采用正常的芯片I/0順序進(jìn)行布板，將大大提高PCB板布線(xiàn) 的難度，并且會(huì)引入干擾。所以，我們采用軟件查表的功能，利用Cyclone EP1C6設(shè)計(jì)了一 種FPGA變址技術(shù)，解決了這方面的難題。FPGA的變址技術(shù)設(shè)計(jì)的思想是后級(jí)高壓移位鎖存 驅(qū)動(dòng)器的I/O管腳輸出的信號(hào)順序并不是按照FED顯示屏列電極的順序行布板，但是通過(guò)FPGA 芯片的查找表單元(根據(jù)FED顯示屏的順序要求而編寫(xiě)的)，當(dāng)數(shù)據(jù)信號(hào)要輸出顯示時(shí)就要根 據(jù)顯示屏顯示的位置在査找表中尋找出地址，取出相應(yīng)的數(shù)據(jù)，再輸送到對(duì)應(yīng)的驅(qū)動(dòng)芯片進(jìn) 行灰度調(diào)制，進(jìn)而輸出到顯示電極上顯示。
軟件編輯地址程序如下
if(in>=0 && in<=7) out=in+744;
else if(in>=8 && in<=15) out=in+752;
else if(in>=16 && in<=23) out=in+760;
else if(in>=24'&& in<=31) out=in+768;
else if(in〉=32 && in〈=39) out=in+680;
else if(in>=40 && in〈=47) out=in+688;else if(in〉=48 && in〈=55) out=in+696:
else if(in〉=56 && in〈=63) out=in+704;
此方法不僅在減輕了布線(xiàn)的難度，有利于保證信號(hào)完整性，減少干擾產(chǎn)生的同時(shí)，還有 利于板間布局設(shè)計(jì)的美觀(guān)。同時(shí)對(duì)于驅(qū)動(dòng)FED反射式的顯示屏或者透射式的顯示屏，通過(guò)修 改軟件的方式，達(dá)到驅(qū)動(dòng)系統(tǒng)的兼容，節(jié)約了研制的成本。
3、 數(shù)據(jù)分割模塊經(jīng)過(guò)誤差擴(kuò)散處理后，每一個(gè)象素的灰度信息是6bit， 一行有800 列數(shù)據(jù)。由于采用的每片高壓移位鎖存驅(qū)動(dòng)器具有96輸出，因此，需要9片高壓移位鎖存驅(qū) 動(dòng)器。我們采用并行傳輸方式，需要將800列數(shù)據(jù)分割成9部分，分別對(duì)應(yīng)一片高壓移位鎖 存驅(qū)動(dòng)器，所以數(shù)據(jù)處理的第一步是分割，如圖4所示，要將800個(gè)數(shù)據(jù)進(jìn)行準(zhǔn)確的分塊， 根據(jù)高壓移位鎖存驅(qū)動(dòng)器的輸出將96個(gè)數(shù)據(jù)組成一個(gè)模塊，將800個(gè)數(shù)據(jù)分成9個(gè)模塊，關(guān) 鍵是要進(jìn)行判斷數(shù)據(jù)是屬于哪個(gè)模塊。
因?yàn)閿?shù)據(jù)是在主FPGA輸出時(shí)鐘CLK1的作用下， 一個(gè)個(gè)象素按順序輸出，所以對(duì)CLK1計(jì) 數(shù)就可以判斷出輸出的數(shù)據(jù)是屬于哪一模塊。如當(dāng)CLK1計(jì)數(shù)到120時(shí)，說(shuō)明輸出的是第 120列的數(shù)據(jù)，按照96個(gè)數(shù)據(jù)為一組，是屬于第二組，要存入片內(nèi)緩存2中。如圖5所示， 數(shù)據(jù)分配模塊就是根據(jù)CLK計(jì)數(shù)器的值來(lái)判斷，將輸入的數(shù)據(jù)分配到正確的片內(nèi)緩存中。當(dāng) 時(shí)鐘計(jì)數(shù)到800的時(shí)候，說(shuō)明一行的數(shù)據(jù)已經(jīng)全部寫(xiě)入到片內(nèi)緩存中，通過(guò)行同步信號(hào)進(jìn)行 復(fù)位。片內(nèi)緩存的地址是由地址發(fā)生器模塊產(chǎn)生的，地址發(fā)生器也是通過(guò)CLK計(jì)數(shù)值來(lái)作為 地址產(chǎn)生的依據(jù)。
圖6所示是數(shù)據(jù)分割模塊FPGA綜合圖，主要由Count模塊、Add模塊以及Distribute模 塊三個(gè)功能模塊組成。
Count模塊就是負(fù)責(zé)時(shí)鐘信號(hào)elk的計(jì)數(shù)，把計(jì)數(shù)結(jié)果傳送給后面的Add和Distribute 模塊，作為它們產(chǎn)生地址和分配數(shù)據(jù)的依據(jù)。add模塊是負(fù)責(zé)片內(nèi)緩存地址的產(chǎn)生。這里需 要注意的是，由于需要開(kāi)辟9塊片內(nèi)RAM，每塊內(nèi)存塊存儲(chǔ)96個(gè)象素的數(shù)據(jù)。因此，add模 塊產(chǎn)生兩級(jí)地址，高4位地址是控制9個(gè)內(nèi)存塊存儲(chǔ)地址，低7位地址是控制每個(gè)內(nèi)存塊的 96個(gè)象素存儲(chǔ)地址。通過(guò)兩級(jí)地址能很方便的進(jìn)行數(shù)據(jù)的分配和存儲(chǔ)。Distribute模塊的功 能就是通過(guò)判斷elk的計(jì)數(shù)值，將數(shù)據(jù)存儲(chǔ)在不同的內(nèi)存塊中。
4、 片內(nèi)緩存模塊在設(shè)計(jì)過(guò)程中，我們發(fā)現(xiàn)片內(nèi)數(shù)據(jù)緩沖是FPGA選擇的關(guān)鍵點(diǎn)之一。對(duì)于所需的邏輯單元來(lái)說(shuō)，選擇ALTERA最小的CYCLONE芯片就己經(jīng)足夠，但是對(duì)于RAM的需
求就比較大，本設(shè)計(jì)選擇的EP1C6能提供92， 160個(gè)內(nèi)存單元，完全滿(mǎn)足設(shè)計(jì)的需要。由于
通過(guò)數(shù)據(jù)分割，800個(gè)數(shù)據(jù)存在9個(gè)不同的RAM塊內(nèi)，為了敘述的方便，下面的關(guān)于RAM塊
和數(shù)據(jù)的操作都以一塊RAM為例，其余RAM塊類(lèi)似。
如前文所述，高壓移位鎖存驅(qū)動(dòng)器的每個(gè)子行對(duì)應(yīng)著輸入灰度數(shù)據(jù)的一位，在輸出的時(shí)
候，每塊RAM對(duì)應(yīng)96路的子行數(shù)據(jù)同時(shí)輸出，而灰度數(shù)據(jù)的讀入是按每個(gè)像素6bit讀入的。 為了和輸出的6路數(shù)據(jù)總線(xiàn)匹配，我們需要將數(shù)據(jù)的存儲(chǔ)格式進(jìn)行重組。
5、數(shù)據(jù)重組模塊數(shù)據(jù)的重組是實(shí)現(xiàn)子行灰度顯示的核心部分。在上文已經(jīng)介紹了子行 驅(qū)動(dòng)的顯示原理。根據(jù)多子行灰度顯示的要求，每一個(gè)紅、綠、藍(lán)灰度信息中的6個(gè)bit分 別決定了對(duì)應(yīng)象素點(diǎn)在六個(gè)顯示子行中的發(fā)光與否，也就是說(shuō)，在任意一個(gè)子行的顯示時(shí)間 內(nèi)，所有輸入象素字節(jié)中都只有一個(gè)bit是有效的。在進(jìn)行每個(gè)子行的顯示之前，都僅需要 把該子行對(duì)應(yīng)的位從輸入數(shù)據(jù)中提取出來(lái)，而數(shù)據(jù)字節(jié)的其余5位bit在這時(shí)就成為了冗余 數(shù)據(jù)。為了提高數(shù)據(jù)處理的效率，對(duì)原始數(shù)據(jù)進(jìn)行了重組，將每6個(gè)相鄰的輸入數(shù)據(jù)編為一 組，并將這6個(gè)字節(jié)中相同的位依次提取出來(lái)，組成新的6個(gè)字節(jié)。這樣，每個(gè)新字節(jié)中的 數(shù)據(jù)就與某個(gè)子行相對(duì)應(yīng)。最后再將這些重組好的字節(jié)一次存入緩存，這樣，每顯示一個(gè)子 行，就只需從緩存中讀取對(duì)應(yīng)于該子場(chǎng)的那些數(shù)據(jù)而不用遍歷所有的數(shù)據(jù)。
具體實(shí)現(xiàn)方法如下首先構(gòu)造兩個(gè)移位寄存器組，每個(gè)組中都包含6個(gè)長(zhǎng)度為6bit的位 移寄存器。同時(shí)，將輸入的原始數(shù)據(jù)按照位置的相鄰關(guān)系每6個(gè)字節(jié)編為一組(緩存l中存 96個(gè)象素點(diǎn)的數(shù)據(jù)，因此要分成16組)。每個(gè)字節(jié)的6位bit分別對(duì)應(yīng)該組中的6個(gè)寄存器 (Reg_a—Reg—f )。在數(shù)據(jù)穩(wěn)定時(shí)，依次將各字節(jié)中的6個(gè)數(shù)據(jù)位寫(xiě)入其對(duì)應(yīng)的移位寄存器中。
數(shù)據(jù)重組示意圖如圖7所示，當(dāng)一組中的6個(gè)字節(jié)全部被寫(xiě)入移位寄存器后，下一組的 6字節(jié)數(shù)據(jù)將寫(xiě)入另一組移位寄存器。舉例說(shuō)明，重組電路將接收到的第一行前6個(gè)象素字 節(jié)放入移位寄存器組A中進(jìn)行數(shù)據(jù)重組。如圖8所示(在本圖中，用d(i， j) [k]表示第i行 第j個(gè)數(shù)據(jù)的第k位)，剛寫(xiě)滿(mǎn)的移位寄存器組A內(nèi)分別存放了這6個(gè)象素點(diǎn)中對(duì)應(yīng)于不同子 場(chǎng)的數(shù)據(jù)，如Reg—a中就存放了第一行前6個(gè)象點(diǎn)中用于控制第一子場(chǎng)顯示的數(shù)據(jù)。隨后， 在CLK信號(hào)的下降沿， 一次將Reg—a—Reg—f內(nèi)的數(shù)據(jù)作為新的字節(jié)(即d' (1， 1)、 d' (1,2)……)，并將它們按順序存入RAM中于其相對(duì)應(yīng)的地址空間內(nèi)。6個(gè)時(shí)鐘周期過(guò)后， 寄存器A中的數(shù)據(jù)已經(jīng)被全部寫(xiě)入RAM，與此同時(shí)，電路接收到的下一組數(shù)據(jù)也已被寫(xiě)入寄 存器組B中。接下來(lái)便可將寄存器組B中重組后的數(shù)據(jù)依次存入緩存中，并將第三組數(shù)據(jù)按 序?qū)懭爰拇嫫鰽中，依次類(lèi)推。由于我們?cè)跀?shù)據(jù)分割的時(shí)候已經(jīng)在片內(nèi)開(kāi)辟了9個(gè)內(nèi)存模塊, 考慮到片內(nèi)內(nèi)存資源有限，我們只需要重新開(kāi)辟一個(gè)內(nèi)存模塊就可以滿(mǎn)足上述數(shù)據(jù)重組的要 求。因?yàn)楫?dāng)一塊內(nèi)存模塊數(shù)據(jù)重組完成后，就可以釋放原先的存儲(chǔ)單元供下一塊內(nèi)存模塊數(shù) 據(jù)重組使用單元。
數(shù)據(jù)讀出模塊是子行驅(qū)動(dòng)模塊的重要組成部分。它按照子行顯示的順序，將經(jīng)過(guò)重組的
數(shù)據(jù)信號(hào)傳送給高壓移位鎖存驅(qū)動(dòng)器，并產(chǎn)生相應(yīng)的控制信號(hào)。經(jīng)過(guò)數(shù)據(jù)重組完后的RAM存
儲(chǔ)格式如圖9所示。
根據(jù)重組完數(shù)據(jù)緩存模塊的結(jié)構(gòu)，在移位時(shí)鐘的作用下(本發(fā)明系統(tǒng)采用高壓移位鎖存 驅(qū)動(dòng)器的最快移位時(shí)鐘40M)我們將緩存塊的第1、第2……第6象素的最低位(即第一子行) 的數(shù)據(jù)輸入到高壓移位鎖存驅(qū)動(dòng)器。同時(shí)，由于下一個(gè)位移時(shí)鐘需要將第7、第8……第12 象素的最低位移入高壓移位鎖存驅(qū)動(dòng)器。因此輸出數(shù)據(jù)總線(xiàn)需要對(duì)象素的寄存器組進(jìn)行選擇, 選擇依據(jù)是時(shí)鐘信號(hào)計(jì)數(shù)的計(jì)數(shù)值；同時(shí)寄存器組要進(jìn)行移位操作(從圖上來(lái)看就是寄存器 組向上移位)，因?yàn)楫?dāng)再次操作這組寄存器的時(shí)候是要輸出第二子行的數(shù)據(jù)。經(jīng)過(guò)上述操作， 在下一個(gè)時(shí)鐘上升沿到來(lái)的時(shí)候，第7、第8……第12象素的最低位移入高壓移位鎖存驅(qū)動(dòng) 器，重復(fù)進(jìn)行上面的操作并計(jì)數(shù)。當(dāng)時(shí)鐘計(jì)數(shù)寄存器到16的時(shí)候，代表96個(gè)象素第一個(gè)子 行數(shù)據(jù)已經(jīng)傳輸完成，要輸出STB鎖存使能信號(hào)進(jìn)入顯示期。同時(shí)，所有的寄存器組也己經(jīng)完 成了移位操作，接下來(lái)的16個(gè)時(shí)鐘就是對(duì)所有象素的第二子行的數(shù)據(jù)傳輸。同時(shí)子行計(jì)數(shù)器 也開(kāi)始計(jì)數(shù)，判斷子行計(jì)數(shù)是否等于6，當(dāng)子行計(jì)數(shù)器小于6的時(shí)候，重復(fù)上面的流程，直 至子行計(jì)數(shù)器為6時(shí)，代表一行數(shù)據(jù)輸出結(jié)束。系統(tǒng)重新復(fù)位開(kāi)始下一行的顯示。圖10所示 是實(shí)現(xiàn)數(shù)據(jù)重組的程序流程圖。
6、數(shù)據(jù)輸出模塊該模塊完成子行重組數(shù)據(jù)的輸出控制，其FPGA綜合圖如圖11所示， 主要由Rlkcounter模塊、Subrowcounter模塊以及Readcontrol模塊三個(gè)功能模塊組成。
Clkcounter模塊負(fù)責(zé)對(duì)輸入讀時(shí)鐘的計(jì)數(shù)。它是一個(gè)16進(jìn)制的計(jì)數(shù)器，當(dāng)它計(jì)數(shù)到16 的時(shí)候會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)，表示96路數(shù)據(jù)一個(gè)子行顯示完畢，這時(shí)要輸出STB鎖存使能信 號(hào)，數(shù)據(jù)由鎖存器輸出至高壓輸出端，進(jìn)入顯示期。同時(shí)下一子行數(shù)據(jù)進(jìn)行傳輸。 Subrowcounter模塊負(fù)責(zé)對(duì)子行進(jìn)行計(jì)數(shù)，它是一個(gè)6進(jìn)制的計(jì)數(shù)器，當(dāng)它計(jì)數(shù)到6的時(shí)候 會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)，表示一行的所有數(shù)據(jù)已經(jīng)傳輸完畢，系統(tǒng)進(jìn)行復(fù)位。Readcontrol模 塊負(fù)責(zé)進(jìn)行寄存器組數(shù)據(jù)的選擇，選擇的依據(jù)是計(jì)數(shù)時(shí)鐘值，例如當(dāng)計(jì)數(shù)時(shí)鐘值為6時(shí)， 數(shù)據(jù)總線(xiàn)要將16組數(shù)據(jù)中的第6組的傳輸?shù)礁邏阂莆绘i存驅(qū)動(dòng)器；該模塊同時(shí)還控制所有寄 存器組的移位操作。同時(shí)該模塊還產(chǎn)生高壓移位鎖存驅(qū)動(dòng)器所需的CLK、 P0L、 BLK控制信號(hào)。
以上是本發(fā)明的較佳實(shí)施例，凡依本發(fā)明技術(shù)方案所作的改變，所產(chǎn)生的功能作用未超出本 發(fā)明技術(shù)方案的范圍時(shí)，均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法，其特征在于它將一行圖像數(shù)據(jù)按數(shù)據(jù)位權(quán)重劃分出若干子行時(shí)間脈沖寬度進(jìn)行驅(qū)動(dòng)，每個(gè)子行的點(diǎn)亮?xí)r間對(duì)應(yīng)不同的權(quán)重，以通過(guò)各個(gè)子行的組合顯示不同的灰度等級(jí)；每個(gè)子行由尋址期與顯示期構(gòu)成，尋址期將顯示數(shù)據(jù)送入驅(qū)動(dòng)芯片的移位寄存器，顯示期利用具有數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯片將數(shù)據(jù)鎖存并傳送至高壓輸出，以按照子行劃分的時(shí)間長(zhǎng)度維持顯示，在輸出狀態(tài)穩(wěn)定的同時(shí)移位寄存器進(jìn)行下一周期數(shù)據(jù)的傳送，從而使電路的信號(hào)輸出狀態(tài)與尋址狀態(tài)同時(shí)進(jìn)行；采用FPGA對(duì)數(shù)據(jù)移位鎖存的高壓輸出芯片進(jìn)行控制和數(shù)據(jù)處理，實(shí)現(xiàn)FED的灰度調(diào)制。
2. 根據(jù)權(quán)利要求1所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法，其特征在 于所述的FPGA接收視頻處理過(guò)的RGB信號(hào)，然后對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和重新組合，根據(jù)行 場(chǎng)同步信號(hào)產(chǎn)生控制數(shù)據(jù)移位鎖存的高壓輸出驅(qū)動(dòng)芯片移位鎖存的時(shí)序信號(hào)，產(chǎn)生控制 行電路掃描的時(shí)序信號(hào)。
3. —種應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的灰度調(diào)制驅(qū)動(dòng)電路，其特征在于它的核心由FPGA 控制電路、灰度調(diào)制高壓驅(qū)動(dòng)電路以及緩沖隔離電路三部分組成。
4. 根據(jù)權(quán)利要求3所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述FPGA控制電路由同步復(fù)位模塊、變址模塊、數(shù)據(jù)分割模塊、緩存模塊、數(shù) 據(jù)重組模塊、數(shù)據(jù)輸出模塊組成；所述FPGA控制電路分為兩個(gè)部分，第一部分是主FPGA 控制模塊，用以負(fù)責(zé)接收前級(jí)視頻接口傳送過(guò)來(lái)的視頻數(shù)據(jù)和接口信號(hào)，控制緩存電路 進(jìn)行圖像存儲(chǔ)和讀取，并對(duì)圖像進(jìn)行誤差擴(kuò)散處理，將處理后的數(shù)據(jù)經(jīng)過(guò)變址査表程序 傳送給后面的從FPGA模塊，并產(chǎn)生行后級(jí)驅(qū)動(dòng)模塊的控制信號(hào)；第二部分是從FPGA模 塊，負(fù)責(zé)接收主FPGA傳過(guò)來(lái)的數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分割和重組等處理，使之能適應(yīng)子行驅(qū) 動(dòng)的要求，控制后級(jí)高壓移位鎖存驅(qū)動(dòng)器的工作狀態(tài)。
5. 根據(jù)權(quán)利要求3所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述灰度調(diào)制高壓驅(qū)動(dòng)電路由高壓移位鎖存驅(qū)動(dòng)器組成，各基色的圖像灰度調(diào) 制根據(jù)圖像分辨率相應(yīng)采用若干片高壓移位鎖存驅(qū)動(dòng)器。
6. 根據(jù)權(quán)利要求4所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述同步復(fù)位模塊用以實(shí)現(xiàn)系統(tǒng)的復(fù)位功能，根據(jù)輸入的幀同步信號(hào)產(chǎn)生每一 幀各個(gè)控制模塊的啟動(dòng)控制信號(hào)。
7. 根據(jù)權(quán)利要求4所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述變址模塊利用FPGA實(shí)現(xiàn)數(shù)據(jù)的變址技術(shù)，通過(guò)FPGA芯片的査找表單元，當(dāng)數(shù)據(jù)信號(hào)要輸出顯示時(shí)就要根據(jù)顯示屏顯示的位置在査找表中尋找出地址，取出相應(yīng) 的數(shù)據(jù)，再輸送到對(duì)應(yīng)的驅(qū)動(dòng)芯片進(jìn)行灰度調(diào)制，進(jìn)而輸出到顯示電極上顯示，所述査 找表根據(jù)FED顯示屏的順序以及高壓移位鎖存驅(qū)動(dòng)器輸出引腳順序要求而編寫(xiě)。
8. 根據(jù)權(quán)利要求4所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述數(shù)據(jù)分割模塊使用9片高壓移位鎖存驅(qū)動(dòng)器將一行800個(gè)列數(shù)據(jù)進(jìn)行準(zhǔn)確 的分塊，根據(jù)高壓移位鎖存驅(qū)動(dòng)器STV7620的輸出順序?qū)?6個(gè)數(shù)據(jù)組成一個(gè)數(shù)據(jù)塊，將 800個(gè)數(shù)據(jù)分成9個(gè)模塊。
9. 根據(jù)權(quán)利要求4所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述緩存模塊用以緩沖存放數(shù)據(jù)分割模塊分割輸出的數(shù)據(jù)塊。
10. 根據(jù)權(quán)利要求4所述的應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制驅(qū)動(dòng)電路，其特 征在于所述數(shù)據(jù)重組模塊在進(jìn)行每個(gè)子行的顯示前，將該子行對(duì)應(yīng)的位從輸入數(shù)據(jù)中 提取出來(lái)；所述數(shù)據(jù)重組模塊對(duì)原始數(shù)據(jù)進(jìn)行重組，將每6個(gè)相鄰的輸入數(shù)據(jù)編為一組， 并將這6個(gè)字節(jié)中相同的位依次提取出來(lái)，組成新的6個(gè)字節(jié)，以使每個(gè)新字節(jié)中的數(shù) 據(jù)與一個(gè)子行相對(duì)應(yīng)，最后再將這些重組好的字節(jié)一次存入緩存，這樣，每顯示一個(gè)子 行，就只需從緩存中讀取對(duì)應(yīng)于該子場(chǎng)的那些數(shù)據(jù)而不用遍歷所有的數(shù)據(jù)；所述數(shù)據(jù)輸 出模塊，由Rlkcounter模塊、Subrowcounter模塊以及Readcontrol模塊三個(gè)功能模塊 組成。
全文摘要
本發(fā)明涉及顯示器制造技術(shù)領(lǐng)域，提供一種應(yīng)用于大屏幕的場(chǎng)致發(fā)射顯示器的圖像灰度調(diào)制方法及驅(qū)動(dòng)電路，該方法采用將一行圖像數(shù)據(jù)按數(shù)據(jù)位權(quán)重劃分出若干子行時(shí)間脈沖寬度進(jìn)行驅(qū)動(dòng)的方法，突破傳統(tǒng)僅適用于PDP等具有存儲(chǔ)效應(yīng)一類(lèi)顯示器的ADS方法顯示發(fā)光時(shí)間短、數(shù)據(jù)緩存器大的局限。采用FPGA和等離子體顯示器專(zhuān)用驅(qū)動(dòng)芯片進(jìn)行控制和數(shù)據(jù)處理，實(shí)現(xiàn)FED的圖像灰度調(diào)制和驅(qū)動(dòng)。驅(qū)動(dòng)電路由FPGA控制電路、灰度調(diào)制高壓驅(qū)動(dòng)電路以及緩沖隔離電路三部分組成。該電路將進(jìn)一步提高電路的集成度，提升電路的輸出脈沖電壓，使FED顯示屏顯示的圖像對(duì)比度大大改善，同時(shí)也可提高電路的可靠性并降低驅(qū)動(dòng)電路的成本。
文檔編號(hào)G09G3/22GK101345021SQ20081007163
公開(kāi)日2009年1月14日 申請(qǐng)日期2008年8月26日 優(yōu)先權(quán)日2008年8月26日
發(fā)明者勝 徐, 林志賢, 鄭可爐, 郭太良 申請(qǐng)人:福州大學(xué)