專利名稱：水平垂直同步信號(hào)發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種水平和垂直同步信號(hào)發(fā)生電路，該電路根據(jù)包含于電視信號(hào)(TV信號(hào))中的水平和垂直同步信號(hào)，產(chǎn)生在內(nèi)部使用的水平和垂直同步信號(hào)。
背景技術(shù)：
在電視接收機(jī)和電視播放器等重現(xiàn)TV信號(hào)的裝置中，從外部提供的TV信號(hào)分離出水平和垂直同步信號(hào)；在內(nèi)部產(chǎn)生與獲得的水平和垂直同步信號(hào)同步的水平和垂直同步信號(hào)；利用該內(nèi)部產(chǎn)生的水平和垂直同步信號(hào)來實(shí)現(xiàn)可靠的同步。
圖4是表示以往的同步信號(hào)發(fā)生電路的結(jié)構(gòu)。來自外部的TV信號(hào)被提供給同步分離電路10，在分離電路中，從TV信號(hào)分離出水平同步信號(hào)HSYNC和垂直同步信號(hào)VSYC。水平同步信號(hào)HSYNC被提供給VCO/AFC電路12。這個(gè)VCO/AFC電路內(nèi)部具有PLL(鎖相環(huán))電路，產(chǎn)生與所提供的水平同步信號(hào)HSYNC同步的4MHz的內(nèi)部時(shí)鐘。并且，這個(gè)內(nèi)部時(shí)鐘被提供給H倒計(jì)數(shù)電路14。H倒計(jì)數(shù)電路14對(duì)內(nèi)部時(shí)鐘進(jìn)行計(jì)數(shù)，產(chǎn)生在內(nèi)部使用的水平同步信號(hào)HS。
其中，在垂直回掃期間，需要周期為一個(gè)水平期間的1/2周期的信號(hào)，H倒計(jì)數(shù)電路14產(chǎn)生頻率為一個(gè)水平期間的2倍的信號(hào)的2×FH信號(hào)。并且這個(gè)2×FH信號(hào)被提供給V倒計(jì)數(shù)電路16。在同步分離電路10中分離出的垂直同步信號(hào)VSYNC也被提供給該V倒計(jì)數(shù)電路16，該垂直同步信號(hào)VSYNC的定時(shí)(例如，通常為H電平的垂直同步信號(hào)VSYNC的下降沿定時(shí))與2×FH信號(hào)同步，從而獲得歸一化的垂直同步信號(hào)VS。
這樣獲得的水平同步信號(hào)HS、垂直同步信號(hào)VS被用來控制顯示器的顯示定時(shí)。
專利文獻(xiàn)1特開平09-154082號(hào)公報(bào)

發(fā)明內(nèi)容
其中，按照上述方式產(chǎn)生的水平和垂直同步信號(hào)HS、VS與原來的TV信號(hào)完全一樣地同步。
但是，在圖像信號(hào)處理電路中，當(dāng)這些信號(hào)的定時(shí)接近時(shí)，根據(jù)HS超前或者滯后于VS，下一級(jí)的電路等的垂直期間內(nèi)的水平計(jì)數(shù)數(shù)量發(fā)生變化，從而會(huì)發(fā)生OSD(屏上顯示，On Screen Display)搖擺。
本發(fā)明的特征在于，包括同步分離電路，從電視信號(hào)分離水平和垂直同步信號(hào)；水平同步信號(hào)生成電路，使內(nèi)部時(shí)鐘與在該同步分離電路中分離出的水平同步信號(hào)同步，產(chǎn)生基于內(nèi)部時(shí)鐘的內(nèi)部水平同步信號(hào)；歸一化電路，根據(jù)基于所述內(nèi)部時(shí)鐘的內(nèi)部水平同步信號(hào)，對(duì)在所述同步分離電路中分離出的垂直同步信號(hào)調(diào)整定時(shí)并歸一化；延遲電路，對(duì)作為該歸一化電路的輸出的內(nèi)部垂直同步信號(hào)延遲規(guī)定的短時(shí)間，將生成的內(nèi)部水平同步信號(hào)和內(nèi)部垂直同步信號(hào)的定時(shí)錯(cuò)開規(guī)定的短時(shí)間。
根據(jù)本發(fā)明，由于延遲電路對(duì)內(nèi)部垂直同步信號(hào)進(jìn)行了延遲，可將內(nèi)部水平同步信號(hào)和內(nèi)部垂直同步信號(hào)的定時(shí)錯(cuò)開規(guī)定的短時(shí)間。因此，在下一級(jí)電路等中，獲得在垂直期間內(nèi)穩(wěn)定的水平計(jì)數(shù)數(shù)量。


圖1是表示實(shí)施方式的結(jié)構(gòu)的圖。
圖2是表示VS輸出電路的結(jié)構(gòu)的圖。
圖3是表示各種信號(hào)的波形的圖。
圖4是表示現(xiàn)有例子的結(jié)構(gòu)的圖。
標(biāo)號(hào)說明10 同步分離電路12 VCO/AFC電路14 H倒計(jì)數(shù)電路16 V倒計(jì)數(shù)電路18 VS輸出電路20 HS輸出電路30 延遲電路
32 VS信號(hào)生成輸出電路具體實(shí)施方式
下面，根據(jù)附圖，對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。
圖1是表示實(shí)施方式的全部結(jié)構(gòu)的圖。與以往的例子相同，來自外部的TV信號(hào)被提供給同步分離電路10，在這里從TV信號(hào)分離出水平同步信號(hào)HSYNC和垂直同步信號(hào)VSYC。水平同步信號(hào)HSYNC被提供給VCO/AFC電路12，在這里產(chǎn)生與水平同步信號(hào)同步的4MHz的內(nèi)部時(shí)鐘。并且，該內(nèi)部時(shí)鐘被提供給H倒計(jì)數(shù)電路14。H倒計(jì)數(shù)電路14通過對(duì)內(nèi)部時(shí)鐘進(jìn)行計(jì)數(shù)，產(chǎn)生作為表示一個(gè)水平期間的脈沖的H復(fù)位信號(hào)。這個(gè)H復(fù)位信號(hào)被提供給HS輸出電路20，該HS輸出電路20根據(jù)H復(fù)位信號(hào)，產(chǎn)生內(nèi)部使用的水平同步信號(hào)HS。即，HS輸出電路20具有脈沖幅度調(diào)整電路，根據(jù)表示一個(gè)水平期間的H復(fù)位信號(hào)，產(chǎn)生僅在設(shè)定期間變?yōu)榈碗娖?L電平)的水平同步信號(hào)HS。此外，通過在內(nèi)部產(chǎn)生的水平垂直同步信號(hào)的定時(shí)，在同步分離電路10中獲得的圖像信號(hào)被顯示在顯示器上。
此外，如上所述，在垂直回掃期間，需要周期為一個(gè)水平期間的1/2的信號(hào)，因此H倒計(jì)數(shù)電路14產(chǎn)生頻率為一個(gè)水平期間的2倍的信號(hào)的2×FH信號(hào)。
其中，雖然水平同步信號(hào)HS是內(nèi)部電路使用的內(nèi)部水平同步信號(hào)，但是H復(fù)位信號(hào)和2×FH信號(hào)也表示水平同步的定時(shí)，在本申請(qǐng)中包含在內(nèi)部水平同步信號(hào)中。
并且，該2×FH信號(hào)被提供給V倒計(jì)數(shù)電路16。在同步分離電路10中分離出的垂直同步信號(hào)VSYNC也被提供給該V倒計(jì)數(shù)電路16，該垂直同步信號(hào)VSYNC的定時(shí)(例如，通常為高電平(H電平)的垂直同步信號(hào)VSYNC的下降沿定時(shí))與2×FH信號(hào)同步，從而獲得歸一化的V復(fù)位信號(hào)。該復(fù)位信號(hào)中垂直同步信號(hào)VSYNC的下降沿定時(shí)與2×FH信號(hào)同步，因此L電平期間變成預(yù)定的期間。
這樣獲得的V復(fù)位信號(hào)被提供給VS輸出電路18。該VS輸出電路18通過對(duì)V復(fù)位信號(hào)提供規(guī)定的延遲，將L電平期間設(shè)置在預(yù)定期間，從而產(chǎn)生垂直同步信號(hào)VS并輸出。
另外，雖然垂直同步信號(hào)VS是內(nèi)部垂直同步信號(hào)，但是V復(fù)位信號(hào)也是表示垂直同步的定時(shí)的信號(hào)，因此在本申請(qǐng)中，也包括在內(nèi)部垂直同步信號(hào)中。
其中，圖2表示VS輸出電路18的結(jié)構(gòu)。V復(fù)位信號(hào)被輸入到延遲電路30。4MHz的內(nèi)部時(shí)鐘也提供給該延遲電路30，利用該4MHz的內(nèi)部時(shí)鐘，將V復(fù)位信號(hào)延遲規(guī)定的短時(shí)間。例如，通過將內(nèi)部時(shí)鐘延遲6個(gè)時(shí)鐘就可實(shí)現(xiàn)1.5μsec的延遲。另外，這樣的延遲適合串聯(lián)連接的觸發(fā)器。
在延遲電路30中被延遲的V復(fù)位信號(hào)被提供給VS信號(hào)生成輸出電路32。4MHz的內(nèi)部時(shí)鐘也被提供給該VS信號(hào)生成輸出電路32，利用該內(nèi)部時(shí)鐘的計(jì)數(shù)，將V復(fù)位信號(hào)的L電平期間設(shè)定為規(guī)定的期間，并作為垂直同步信號(hào)VS輸出。
其中，圖3圖解地表示V倒計(jì)數(shù)電路16以及VS輸出電路18的延遲電路30的信號(hào)波形。
因此，在V倒計(jì)數(shù)電路16中，垂直同步信號(hào)VSYNC的下降沿與2×FH信號(hào)的上升沿同步，從而獲得V復(fù)位信號(hào)。并且，在延遲電路30中，V復(fù)位信號(hào)的下降沿僅被延遲了4MHz的內(nèi)部時(shí)鐘的規(guī)定的時(shí)鐘。
由此獲得的水平垂直同步信號(hào)HS、VS被用于下一級(jí)的圖像信號(hào)處理IC的各種處理中，用來控制顯示器的顯示定時(shí)。
權(quán)利要求
1.一種水平垂直同步信號(hào)生成電路，其特征在于，包含同步分離電路，從電視信號(hào)分離水平和垂直同步信號(hào)；水平同步信號(hào)生成電路，使內(nèi)部時(shí)鐘與在該同步分離電路中分離出的水平同步信號(hào)同步，產(chǎn)生基于內(nèi)部時(shí)鐘的內(nèi)部水平同步信號(hào)；歸一化電路，根據(jù)基于所述內(nèi)部時(shí)鐘的內(nèi)部水平同步信號(hào)，對(duì)在所述同步分離電路中分離出的垂直同步信號(hào)調(diào)整定時(shí)并歸一化；以及延遲電路，對(duì)作為該歸一化電路的輸出的內(nèi)部垂直同步信號(hào)延遲規(guī)定的短時(shí)間，將生成的內(nèi)部水平同步信號(hào)和內(nèi)部垂直同步信號(hào)的定時(shí)錯(cuò)開規(guī)定的短時(shí)間。
全文摘要
本發(fā)明的課題是錯(cuò)開在內(nèi)部產(chǎn)生的水平同步信號(hào)和垂直同步信號(hào)的定時(shí)。使內(nèi)部時(shí)鐘與同步分離電路(10)中分離出的水平同步信號(hào)同步，基于該同步而在H倒計(jì)數(shù)電路(14)中產(chǎn)生H復(fù)位信號(hào)，據(jù)此產(chǎn)生水平同步信號(hào)。根據(jù)由H倒計(jì)數(shù)電路(14)中獲得的2×FH信號(hào)而對(duì)在同步分離電路(10)中分離出的垂直同步信號(hào)進(jìn)行歸一化而獲得的V復(fù)位信號(hào)，在VS輸出電路(18)中得到垂直同步信號(hào)。其中，該VS輸出電路(18)的內(nèi)部具有延遲電路，輸出的垂直同步信號(hào)VS與水平同步信號(hào)HS錯(cuò)開定時(shí)。
文檔編號(hào)G09G5/00GK101047778SQ200710087919
公開日2007年10月3日 申請(qǐng)日期2007年1月30日 優(yōu)先權(quán)日2006年1月30日
發(fā)明者別府剛美, 今野直之 申請(qǐng)人:三洋電機(jī)株式會(huì)社