專利名稱：晶體管控制電路和控制方法、以及使用該電路的有源矩陣顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管控制電路，具體但非排他地涉及按照這樣一種 方式控制薄膜晶體管，補(bǔ)償老化過(guò)程中晶體管特征的改變，和/或大面 積基板上由于不均勻性致使不同晶體管特性之間的改變。這樣對(duì)于有 源矩陣顯示設(shè)備特別有益。
背景技術(shù)：
在有源矩陣顯示設(shè)備中，晶體管作為驅(qū)動(dòng)元件，使電流或電壓通 過(guò)到達(dá)像素的顯示元件。采用電致發(fā)光、光發(fā)射顯示元件的有源矩陣設(shè)備是公知的。顯示元件通常包括有機(jī)薄膜電致發(fā)光元件(0LED )，包括聚合物材料(PLED ) 或者發(fā)光二極管(LED)。這些材料通常包括夾在一對(duì)電極之間的一層 或多層半導(dǎo)體共軛聚合物，電極中的一個(gè)是透明的，另一個(gè)是適于將 空穴或電子注入聚合物層中的材料。這種顯示設(shè)備中的顯示元件是電流驅(qū)動(dòng)的，并且常規(guī)的模擬驅(qū)動(dòng) 機(jī)制包括向顯示元件提供可控電流。 一般而言，電流源晶體管被作為 像素結(jié)構(gòu)的一部分，由提供給電流源晶體管的柵電壓決定流過(guò)電致發(fā) 光(EL)顯示元件的電流。在尋址階段之后，存儲(chǔ)電容器保持柵電壓。 使用尋址晶體管將數(shù)據(jù)電壓提供給像素驅(qū)動(dòng)電路的電流源部分。有源矩陣液晶顯示設(shè)備也是公知的。這種顯示設(shè)備中的顯示元件 是電壓驅(qū)動(dòng)的，并且常規(guī)的驅(qū)動(dòng)機(jī)制包括通過(guò)尋址/驅(qū)動(dòng)晶體管將數(shù)據(jù) 電壓提供給液晶像素。在通過(guò)使尋址/驅(qū)動(dòng)晶體管截止而使像素從數(shù)據(jù) 線隔離之前，將數(shù)據(jù)電壓存儲(chǔ)到像素電容上(可以為液晶單元的自電 容)。在每種情況下，像素的尋址晶體管都通過(guò)行導(dǎo)線上的行尋址脈沖 而被導(dǎo)通。當(dāng)尋址晶體管被導(dǎo)通時(shí)，列導(dǎo)線上的數(shù)據(jù)電壓可以通到像 素電路的其余部分。非晶硅技術(shù)為顯示設(shè)備提供了一種低成本制造工藝。然而，所使 用的薄膜非晶硅晶體管的閾值電壓隨時(shí)間發(fā)生漂移(取決于晶體管隨時(shí)間的電壓負(fù)載)，結(jié)果，由于顯示設(shè)備的老化導(dǎo)致像素特性改變。 對(duì)于以驅(qū)動(dòng)晶體管作為模擬電流源而非開(kāi)關(guān)的電流驅(qū)動(dòng)顯示設(shè)備而 言，這尤其是個(gè)問(wèn)題。對(duì)于電壓尋址顯示設(shè)備而言，尋址/驅(qū)動(dòng)晶體管起開(kāi)關(guān)的作用，這 樣就使得尋址/驅(qū)動(dòng)晶體管作為數(shù)字而非模擬設(shè)備，提高了對(duì)特性改變 的容忍度。不過(guò)，驅(qū)動(dòng)器電路的電壓發(fā)生電路必須提供精確的電壓， 當(dāng)設(shè)備存在老化或者由于不均勻性導(dǎo)致改變時(shí)，在顯示器基板上結(jié)合 的這些驅(qū)動(dòng)器電路難以提供不改變的驅(qū)動(dòng)電壓。非晶硅晶體管閾值電壓漂移問(wèn)題，是將驅(qū)動(dòng)器電路結(jié)合到非晶硅顯示器基板上的一個(gè)障礙。還使用多晶硅作為制造顯示設(shè)備的技術(shù)， 從而更易于將驅(qū)動(dòng)器電路集成到多晶硅基板上。然而，在基板區(qū)域上， 這些薄膜設(shè)備的特性存在不均勻性。因此，在使用薄膜晶體管形成像素電路以及使用像素陣列的薄膜 技術(shù)形成集成驅(qū)動(dòng)器電路時(shí)都是有問(wèn)題的。已經(jīng)開(kāi)發(fā)了多種補(bǔ)償非晶硅晶體管的老化，以及多晶硅晶體管特 性不均勻性的技術(shù)。在每種情形中，補(bǔ)償必然涉及對(duì)不同的閾值電壓 提供容忍度。對(duì)于電流尋址顯示像素中所使用的晶體管，為了補(bǔ)償非晶硅晶體 管特性的老化，提出了用于測(cè)量闊值電壓改變的電路，從而可以從外部校正像素?cái)?shù)據(jù)。還提出了像素內(nèi)(in-pixel )補(bǔ)償機(jī)制。例如，像 素內(nèi)補(bǔ)償機(jī)制可以使用來(lái)自顯示元件的光學(xué)反饋路徑，從而根據(jù)顯示 元件的輸出改變驅(qū)動(dòng)條件，其對(duì)于驅(qū)動(dòng)晶體管特性隨時(shí)間的改變以及 顯示元件特征隨時(shí)間的改變都可以進(jìn)4亍補(bǔ)償。已經(jīng)提出的多種補(bǔ)償機(jī)制對(duì)于特定情形而言可以提高性能穩(wěn)定性 和壽命，然而傳統(tǒng)的晶體管設(shè)計(jì)還具有所不期望的高功耗，從而即使解決了均勻性和穩(wěn)定性問(wèn)題，依然需要改進(jìn)型電路。本申請(qǐng)人已經(jīng)開(kāi)發(fā)了一種名為"源極-柵控(source-gated)薄 膜晶體管，，的新晶體管技術(shù)。在W0 2004/015780中詳細(xì)描述了該技術(shù)。 這些器件具有高輸出阻抗和低電壓操作。這就使得所述器件適于低功 率和/或高增益應(yīng)用。不過(guò)，這些器件依然存在特性隨時(shí)間改變或者器件特性不均勻的 問(wèn)題(還取決于所使用的是非晶或多晶技術(shù))。這些改變本身并不會(huì)表現(xiàn)為閾值電壓漂移，從而針對(duì)傳統(tǒng)薄膜晶體管的已知補(bǔ)償機(jī)制是不 適合的。發(fā)明內(nèi)容根據(jù)本發(fā)明，提供一種晶體管控制電路，包括 源極-柵控薄膜晶體管；用于接收驅(qū)動(dòng)電壓的輸入，所述驅(qū)動(dòng)電壓代表了對(duì)源極-柵控薄 膜晶體管的所需控制；用于使已知電流流過(guò)源極-柵控薄膜晶體管的電流源；當(dāng)已知電流流過(guò)源極-柵控薄膜晶體管時(shí)，用于存儲(chǔ)源極-柵控 薄膜晶體管所產(chǎn)生的柵-源電壓的第一電容器；以及使用所產(chǎn)生的柵-源電壓修改驅(qū)動(dòng)電壓、并且使用修改后的電壓控 制源極-柵控晶體管的裝置。該電路通過(guò)考慮晶體管的工作點(diǎn)而改變驅(qū)動(dòng)信號(hào)來(lái)控制源極-柵 控晶體管。通過(guò)在給定電流下對(duì)柵-源電壓進(jìn)行采樣來(lái)確定工作點(diǎn)。通 過(guò)使用不同數(shù)值控制晶體管，可實(shí)現(xiàn)工作特性的平移，并且發(fā)現(xiàn)，可 補(bǔ)償晶體管的老化、不同設(shè)備之間的不均勻性、以及溫度改變。源極-柵控晶體管優(yōu)選包括相對(duì)的源極和柵極，在源極與柵極之 間夾有源勢(shì)壘、柵絕緣層和半導(dǎo)體本體。例如，源極-柵控薄膜晶體管可以使用預(yù)定導(dǎo)電類型的電荷載流子來(lái)導(dǎo)電，并且可以包括 半導(dǎo)體本體層；在半導(dǎo)體本體層的源區(qū)上延伸的源極，其在源極與半導(dǎo)體本體層的源區(qū)之間限定肖特基勢(shì)壘，與半導(dǎo)體本體層連接的漏極；以及柵極，其用于當(dāng)源區(qū)被耗盡時(shí)，控制預(yù)定載流子類型的載流子在 勢(shì)壘上從源極輸送到半導(dǎo)體本體層的源區(qū)；其中，在半導(dǎo)體本體層的與源極相對(duì)的一側(cè)上，將柵極設(shè)置成與 源極成層疊關(guān)系，在柵極與半導(dǎo)體本體層之間具有柵絕緣層；以及在肖特基勢(shì)壘的整個(gè)柵控區(qū)域上，柵極與源極至少分隔半導(dǎo)體本 體層與柵絕緣層的組合總厚度。可替換地，源極-柵控晶體管可使用預(yù)定導(dǎo)電類型的載流子進(jìn)行導(dǎo)電，并且可以包括
厚度至少為10nm的半導(dǎo)體本體層；
在半導(dǎo)體本體層的源區(qū)上延伸的源極，其在源極與半導(dǎo)體本體層 的源區(qū)之間限定勢(shì)壘，
與半導(dǎo)體本體層連接的漏極；以及
柵極，其用于當(dāng)源區(qū)被耗盡時(shí)，控制預(yù)定載流子類型的載流子在 勢(shì)壘上從源極輸送到半導(dǎo)體本體層的源區(qū)；
其中，在半導(dǎo)體本體層的與源極相對(duì)的一側(cè)上，將柵極設(shè)置成與 源極成層疊關(guān)系，在柵極與半導(dǎo)體本體層之間具有柵絕緣層；以及
在源勢(shì)壘的整個(gè)柵控區(qū)域上，柵極與源極至少分隔半導(dǎo)體本體層 與柵絕緣層的總厚度的組合厚度。
該電路可進(jìn)一步包括用于存儲(chǔ)驅(qū)動(dòng)電壓的第二電容器。由此，驅(qū) 動(dòng)電壓被存儲(chǔ)在一個(gè)電容器上，而柵-源電壓被存儲(chǔ)在另一電容器上。 從而，這兩個(gè)電容器一起構(gòu)成修改裝置。這兩個(gè)電容器構(gòu)成電容器配 置，并且可以從電容器配置的不同端子抽取電壓，以便提供修改的電 壓。例如，可以將第一和第二電容器串聯(lián)，輸入該電路的驅(qū)動(dòng)電壓被 提供給第一與第二電容器之間的節(jié)點(diǎn)。
第 一 和第二電容器可以在源極-柵控晶體管的柵極與源極之間串
聯(lián)。當(dāng)晶體管達(dá)到穩(wěn)定條件時(shí)，可將存儲(chǔ)在電容器上的電壓設(shè)置成使 得，例如通過(guò)保證在第二電容器上不存儲(chǔ)電荷，而在第一電容器上提 供所產(chǎn)生的柵-源電壓。
可以在源極-柵控晶體管的源極與電流源之間提供控制晶體管。 從而，控制晶體管決定何時(shí)進(jìn)行電流采樣操作。
可提供保持晶體管，其用于在將所產(chǎn)生的柵-源電壓存儲(chǔ)到第一電 容器期間，將預(yù)定電壓提供給源極-柵控晶體管的柵極。這樣就保證 了在第二電容器上沒(méi)有電壓，如上所述。
本發(fā)明還提供一種有源矩陣電致發(fā)光顯示設(shè)備，包括像素陣列， 每個(gè)像素包括電致發(fā)光顯示元件，以及本發(fā)明的電路，其中，源極-柵控薄膜晶體管包括用于像素的電流源晶體管。
因而，該電路能夠補(bǔ)償當(dāng)晶體管用作像素內(nèi)電流源時(shí)的晶體管的 老化和/或不均勻性。每個(gè)像素優(yōu)選的進(jìn)一步包括連接在數(shù)據(jù)線與控制 電路的輸入之間的尋址晶體管。該電路可使用非晶硅形成。本發(fā)明還提供用于有源矩陣液晶顯示設(shè)備的驅(qū)動(dòng)電路，包括輸出 電路陣列，每個(gè)輸出電路包括數(shù)模轉(zhuǎn)換器，以及本發(fā)明的電路，其中， 源極-柵控薄膜晶體管包括輸出驅(qū)動(dòng)晶體管。
因而，該電路能夠補(bǔ)償當(dāng)晶體管用作LCD顯示器的驅(qū)動(dòng)電路時(shí)的 晶體管的老化和/或不均勻性。每個(gè)輸出電路優(yōu)選的進(jìn)一步包括連接在 數(shù)模轉(zhuǎn)換器與控制電路的輸入之間的輸入晶體管。
輸出開(kāi)關(guān)晶體管可以連接在源極-柵控晶體管的源極與像素輸出 之間，并且作為多路開(kāi)關(guān)。
本發(fā)明還提供一種有源矩陣液晶顯示器，包括顯示像素陣列，和 與像素陣列集成在同一基板上的列驅(qū)動(dòng)器電路，用于將像素驅(qū)動(dòng)信號(hào) 提供給像素列，其中，列驅(qū)動(dòng)器電路包括本發(fā)明的驅(qū)動(dòng)電路?？墒褂?多晶硅形成顯示像素陣列和驅(qū)動(dòng)電路。
本發(fā)明還提供 一種控制源極-柵控薄膜晶體管的方法，包括
接收表示源極-柵控晶體管的所需控制的驅(qū)動(dòng)電壓；
驅(qū)動(dòng)已知電流流過(guò)源極-柵控晶體管；
當(dāng)已知電流流過(guò)源極-柵控晶體管時(shí)對(duì)源極-柵控晶體管所產(chǎn)生 的柵-源電壓進(jìn)行采樣；以及
使用驅(qū)動(dòng)電壓與所產(chǎn)生的柵-源電壓之差來(lái)控制源極-柵控晶體管。
本發(fā)明還提供放大器，包括
在電源線之間串聯(lián)的第 一和第二相反類型的源極-柵控薄膜晶體 管，在輸入節(jié)點(diǎn)處使第一和第二晶體管的柵極連接在一起； 用于接收要進(jìn)行放大的輸入電壓的輸入； 在輸入與輸入節(jié)點(diǎn)之間用于存儲(chǔ)偏移電壓的電容器；以及 連接在輸入節(jié)點(diǎn)與放大器的輸出之間的短路晶體管。


為了更好地理解本發(fā)明，現(xiàn)在將參照附圖僅通過(guò)示例描述實(shí)施例， 其中
圖1示出了在制造示例性源極-柵控晶體管(SGT)時(shí)的第一步驟； 圖2示出了在制造圖1的示例性源極-柵控晶體管時(shí)的第二步驟； 圖3示出了在制造圖1和2的示例性源極-柵控晶體管時(shí)的第三步驟；
圖4示出了針對(duì)源極-柵控晶體管測(cè)量得出的晶體管特性； 圖5示出了針對(duì)圖4中測(cè)量的源極-柵控晶體管，測(cè)量出的遷移 特性；
圖6示出了針對(duì)作為比較的TFT測(cè)量出的晶體管特性；
圖7示出了被用作有源矩陣電致發(fā)光顯示設(shè)備的像素內(nèi)電流源電 路的一部分的本發(fā)明控制電路的第一示例；
圖8示出了用于圖7的像素電路的時(shí)序波形；
圖9示出了被用作有源矩陣液晶顯示設(shè)備的集成列驅(qū)動(dòng)器電路的 一部分的本發(fā)明控制電路的第二示例；
圖10示出了使用圖9的電路的電流源電路；
圖11示出了本發(fā)明另一方面的放大器電路；以及
圖12示出了本發(fā)明的顯示設(shè)備。
具體實(shí)施例方式
附圖僅是示意性的，并且沒(méi)有依照比例繪出。在不同附圖中，相 同或相似部件被賦予相同的附圖標(biāo)記。
本發(fā)明涉及具有對(duì)老化和/或不均勻性的補(bǔ)償?shù)脑礃O-柵控晶體 管的使用。在描述本發(fā)明之前，首先將簡(jiǎn)要描述源極-柵控晶體管技 術(shù)，雖然參照W0 2004/015780可得到進(jìn)一步的細(xì)節(jié)，并且該文獻(xiàn)的全 部?jī)?nèi)容作為參考材料在此引作參考。
現(xiàn)在將參照?qǐng)D1到3描述源極-柵控晶體管的一個(gè)示例、其制造 方法以及特性。
圖3圖示出了 n-型導(dǎo)電源極-柵控晶體管的一個(gè)示例，即晶體管 利用電子導(dǎo)電。晶體管形成于基板2上。半導(dǎo)體本體層IO，與在半導(dǎo) 體本體層10的可耗盡源區(qū)32上橫向延伸的源極22,在源極22與半導(dǎo) 體本體層的源區(qū)32之間的界面處限定出勢(shì)壘48。提供一對(duì)漏極24, 每個(gè)漏極橫向延伸，并且與半導(dǎo)體本體層的漏區(qū)36相連。半導(dǎo)體本體 層的漏區(qū)36與源區(qū)32橫向分隔開(kāi)，從而在源區(qū)與漏區(qū)之間限定出半 導(dǎo)體本體層的中間區(qū)域34。
勢(shì)壘是肖特基勢(shì)壘，并且在半導(dǎo)體本體層10中提供注入6,用于 控制該勢(shì)壘的高度。在半導(dǎo)體本體層的與源極相對(duì)的一側(cè)上，具有與源極22處于層疊 關(guān)系的柵極4,并且在柵極4與半導(dǎo)體本體層IO之間具有柵絕緣層8。 該層疊絕緣的柵極4僅通過(guò)半導(dǎo)體本體層10和柵絕緣層8的厚度與源 勢(shì)壘48耦合，從而，當(dāng)源區(qū)32被耗盡時(shí)，施加給柵極4的電壓控制 預(yù)定載流子類型的載流子在勢(shì)壘48上從源極22向半導(dǎo)體本體層10的 源區(qū)32輸送。在頂面上提供鈍化層20。
從另一種觀點(diǎn)看，圖3的源極-柵控晶體管包括半導(dǎo)體層10，其 提供處于電子源極22 (即晶體管的預(yù)定導(dǎo)電類型的導(dǎo)電載流子)和針 對(duì)這些電荷載流子的漏極24、 34之間的晶體管的本體部分32、 34。源 極-柵控晶體管的絕緣柵包括通過(guò)中間柵介電層8與本體部分32、 34 的區(qū)域32耦合的柵極4。源包括在源極22與半導(dǎo)體層10之間對(duì)所述 載流子的勢(shì)壘48。該勢(shì)壘48阻止載流子從源極22流入本體部分 34中，除非受到絕緣柵4、 8的控制。源極22和絕緣柵4、 8按照相對(duì) 的橫向?qū)盈B關(guān)系設(shè)置在半導(dǎo)體層IO各自相對(duì)的主側(cè)面，至少通過(guò)半導(dǎo) 體層10的相對(duì)主側(cè)面之間的本體部分32、 34的中間厚度與絕緣柵4、 8分隔開(kāi)。橫向?qū)盈B的絕緣柵4、 8通過(guò)半導(dǎo)體層10的該中間厚度與源 勢(shì)壘48耦合。當(dāng)從絕緣柵4、 8將半導(dǎo)體層10的中間厚度上的區(qū)域32 耗盡后，該耦合允許施加在柵極4和源極22之間的電壓，通過(guò)源勢(shì)壘 48上的所述載流子的受控發(fā)射(例如，通過(guò)熱電子場(chǎng)發(fā)射)來(lái)控制晶 體管傳導(dǎo)。
為了促進(jìn)在勢(shì)壘48的主要部分上的傳導(dǎo)(即，非勢(shì)壘邊緣處導(dǎo)通)， 至少在源勢(shì)壘48面對(duì)漏極24、 34的橫向邊緣處為源勢(shì)壘48提供釋放 場(chǎng)是有利的。圖3示例中包含了一個(gè)這種釋放場(chǎng)措施(使用補(bǔ)償摻雜) 補(bǔ)償摻雜區(qū)38提供釋放場(chǎng)。
可以看出，源極-柵控晶體管的基本結(jié)構(gòu)在于，在相對(duì)的源極和 柵極中間夾有源勢(shì)壘、柵絕緣層和半導(dǎo)體本體。源極在半導(dǎo)體本體層 的源區(qū)上延伸，在源極與半導(dǎo)體本體層的源區(qū)之間限定肖特基勢(shì)壘。 當(dāng)源區(qū)被耗盡時(shí)，柵極控制載流子在勢(shì)壘上從源極輸送到半導(dǎo)體本體 層的源區(qū)。在肖特基勢(shì)壘的整個(gè)柵控區(qū)域上，柵極與源極分隔半導(dǎo)體 本體層與柵絕緣層的組合總厚度。半導(dǎo)體本體層可具有至少10nm的厚 度。
為了使用非晶硅制造過(guò)程的 一 個(gè)示例形成該器件，使用第 一掩模在玻璃基板2上沉積底柵4，并進(jìn)行圖案化。然后，使用公知技術(shù)涂覆 300nra的氮化硅柵絕緣層8和150nm的未摻雜氬化非晶硅層10，作為 半導(dǎo)體本體。使用第二掩模在柵極上限定硅島?？梢栽?0KeV下將 lxlO"cn^劑量的磷6注入表面中，控制源勢(shì)壘高度，如圖1中所示。
使用第三掩模在該結(jié)構(gòu)上沉積和限定鉻金屬層18，限定出源極22， 以及在源極22的任一側(cè)與源極22分隔開(kāi)的一對(duì)漏極24。可使用源極 22和漏極24進(jìn)行自動(dòng)對(duì)準(zhǔn)，在12KeV下進(jìn)行l(wèi)xl 0"cm—2的二氟化硼注 入38,硼注入38補(bǔ)償磷。這在圖2中示出。硼-陂注入到與源極22接 觸的源區(qū)32和與漏極接觸的漏區(qū)36之間的非晶硅層10的中間區(qū)域34 中。在該結(jié)構(gòu)的頂部沉積鈍化層20。然后，在250°C下將該結(jié)構(gòu)退火 30分鐘，以激活注入的^舞和硼。
源極22和漏極24的鉻形成非晶硅本體的肖特基勢(shì)壘。使用磷摻 雜為電子獲得適當(dāng)?shù)偷男ぬ鼗鶆?shì)壘高度，以便能夠以較低柵電壓進(jìn)行 高電流操作。正如本領(lǐng)域技術(shù)人員所知，可改變磷摻雜以微調(diào)肖特基 勢(shì)壘的高度，并因而調(diào)整所需的柵電壓。
圖4和5示出了具有600pm源寬度(垂直于源-漏方向)的源極-柵控晶體管的一個(gè)示例的特性。對(duì)于這個(gè)示例而言，半導(dǎo)體本體層的 厚度為100nm,并且柵極為300nm厚的SiN。
圖4示出了針對(duì)一定范圍的施加的柵-源電壓的電流與漏-源電壓 的關(guān)系曲線，并且圖5示出了漏-源電流的對(duì)數(shù)與柵-源電壓的關(guān)系曲 線。
用源寬度衡量該特性，且該特性受源-漏間隔影響最小，間隔下降 到2pm間隔。這表明源勢(shì)壘很好地從漏場(chǎng)被屏蔽了。為了進(jìn)行比較， 圖6中示出了與源極-柵控晶體管具有相同沉積層并且工作在相似電 流水平的TFT的特性(與圖4的曲線相應(yīng))。
可以看出，對(duì)于TFT而言，夾斷電壓遠(yuǎn)大于源極-柵控晶體管。 例如，當(dāng)柵極上為12V時(shí)，源極-柵控晶體管可以作為放大器工作， 漏電壓低至2V,而TFT將需要8V。
在夾斷之后，電流在很大程度上與漏-源電壓無(wú)關(guān)。漏電壓的改變 對(duì)于導(dǎo)通的影響極小，因?yàn)檫@種改變幾乎不會(huì)影響到勢(shì)壘上載流子的 注入。這樣就產(chǎn)生圖4中所示的非常平坦的曲線，即，產(chǎn)生具有109Q 量級(jí)的才及高輸出阻抗。對(duì)于祐^檢測(cè)的設(shè)備而言，還可以看出夾斷電壓較小，處于0. 5V到2. 5V范圍之內(nèi)。遠(yuǎn)低于檢測(cè)傳統(tǒng)TFT的情形，如 從圖6可以看出。可以利用氫化非晶硅或低溫多晶硅(LTPS)來(lái)實(shí)現(xiàn)源極-柵控晶 體管，并且其遠(yuǎn)比常規(guī)FET穩(wěn)定，具有更低的飽和電壓和更高的輸出 阻抗。對(duì)于LTPS設(shè)備而言，電流的不均勻性依然是問(wèn)題所在。對(duì)于非 晶硅設(shè)備而言，對(duì)于許多顯示應(yīng)用，高電流下的穩(wěn)定性也是個(gè)問(wèn)題。如果這些不均勻性和老化問(wèn)題能夠得到解決，則可以使用源極-柵控晶體管的優(yōu)點(diǎn)，以有利于特別是大大減少功耗。盡管源極-柵控晶體管比FET更穩(wěn)定，然而使用非晶材料非常難 以制造對(duì)于顯示應(yīng)用而言在高電流水平下足夠穩(wěn)定的^t擬設(shè)備。主要 的不穩(wěn)定機(jī)理如FET中的缺陷產(chǎn)生。本發(fā)明是根據(jù)這樣的認(rèn)識(shí)得出的在源極-柵控晶體管的情況下， 缺陷產(chǎn)生造成遷移特性的平移。此外，影響穩(wěn)定性的其他主要參數(shù)是 溫度，也導(dǎo)致遷移特性發(fā)生平移。這種漂移可以被認(rèn)為是平行于圖4 的特性曲線組的y-軸的移動(dòng)。因此，本發(fā)明是基于這樣的認(rèn)識(shí)在非晶或多晶硅中，通過(guò)使用 可檢測(cè)保持給定電流流過(guò)源極-柵控晶體管所需的柵電壓的改變的電 路，可以補(bǔ)償源極-柵控晶體管的不穩(wěn)定性的機(jī)理。該方法可補(bǔ)充非 晶硅設(shè)備中的不穩(wěn)定性，或者LTPS設(shè)備中的不均勻性。圖7示出了本發(fā)明的補(bǔ)償電路的第一示例，用于補(bǔ)償作為有源矩 陣電致發(fā)光顯示設(shè)備的像素內(nèi)電流源的非晶硅區(qū)驅(qū)動(dòng)晶體管的老化。像素電路包括如上所述的源極-柵控晶體管形式的驅(qū)動(dòng)晶體管 70。使用該晶體管作為電流源設(shè)備，根據(jù)施加給該晶體管的柵電壓將 可控電流提供給電致發(fā)光顯示元件72。驅(qū)動(dòng)晶體管構(gòu)成晶體管控制電路74的一部分，其接收代表源極-柵控晶體管的所需控制的驅(qū)動(dòng)電壓作為輸入76,以實(shí)現(xiàn)特定亮度的輸 出。通過(guò)尋址晶體管77從數(shù)據(jù)列提供輸入76處的電壓。在驅(qū)動(dòng)晶體管的源極與柵極之間提供第 一電容器"和第二電容器 80。當(dāng)已知電流流過(guò)源極-柵控晶體管時(shí)，第一電容器78用于存儲(chǔ)源 極-柵控晶體管的柵-源電壓，并且第二電容器80用于存儲(chǔ)數(shù)據(jù)輸入 電壓。兩個(gè)電容器的結(jié)合效杲是使用以前存儲(chǔ)的柵-源電壓修改輸入76 處的驅(qū)動(dòng)電壓，并且使用修改后的電壓來(lái)控制源極-柵控晶體管。如圖所示，到電路的電壓輸入76被提供給第一電容器78與第二 電容器80之間的節(jié)點(diǎn)。對(duì)于給定電流，為了能夠?qū)?源電壓存儲(chǔ)到第一電容器78上， 提供電流源82,并且其通過(guò)控制晶體管84與驅(qū)動(dòng)晶體管70的源極連 接?？墒褂每刂凭w管通驅(qū)動(dòng)晶體管70來(lái)驅(qū)動(dòng)電流源電流。從而， 第一和第二電容器78、 80以及控制晶體管84串聯(lián)連接在源極-柵控 晶體管70的柵極與電流源82之間。保持晶體管86能夠?qū)㈩A(yù)定電壓(在所示示例中，為高電源線電壓) 耦合到源極-柵控晶體管70的柵極。這可以用于保證當(dāng)驅(qū)動(dòng)固定電流 流過(guò)晶體管70時(shí)，晶體管的柵-源電壓只被存儲(chǔ)到第一電容器78上。下面將參照?qǐng)D8描述該電路的操作。該電路考慮晶體管的工作點(diǎn)， 通過(guò)改變輸入76處的輸入驅(qū)動(dòng)信號(hào)來(lái)控制源極-柵控晶體管70。通過(guò) 對(duì)給定電流下的柵-源電壓進(jìn)行采樣來(lái)確定工作點(diǎn)。通過(guò)使用差值來(lái)控 制晶體管，可實(shí)現(xiàn)工作特性的平移，并且發(fā)現(xiàn)可補(bǔ)償晶體管的老化、 不同設(shè)備之間的不均勻性以及溫度變化。由兩條地址線來(lái)控制每個(gè)像素行第一地址線Al用于尋址晶體管 77和保持晶體管86;第二地址線A2用于控制晶體管84。如圖8中所示，尋址包括將(修改后的)數(shù)據(jù)值存儲(chǔ)到所有像素 中的尋址階段，隨后為發(fā)光階段。在尋址階段期間，通過(guò)高陰極電壓 向顯示元件72施加反向偏壓，如圖所示。從而，顯示元件72不發(fā)光， 或者為電流泄漏提供路徑。在發(fā)光階段期間，陰極處于低電平，驅(qū)動(dòng)晶體管作為電流源。在尋址階段依次對(duì)每行進(jìn)行尋址，包括將兩條地址線切換到高電 平，隨后在將地址線Al切換到低電平之前將地址線A2切換到低電平。最初使兩條地址線為高電平，列上的電壓#^殳定為等于電源線電 壓。結(jié)果，第二電容器80的兩側(cè)與電源線電壓連接， 一側(cè)通過(guò)保持晶 體管86, —側(cè)通過(guò)尋址晶體管77。電流源82也#:連接成使固定的電 流流過(guò)晶體管70。固定電流較大，從而將任何線電容快速充電，并且 該電流將第一電容器78充電成使柵-源電壓與固定電流相對(duì)應(yīng)。當(dāng)?shù)诙刂肪€A2線處于低電平時(shí)，第一電容器78^皮隔離。從而, 可以將電勢(shì)大于電源線電勢(shì)的數(shù)據(jù)值提供給數(shù)據(jù)列。之后，將第二電 容器80充電為數(shù)據(jù)電壓。在第一電容器"78上存儲(chǔ)的晶體管70的柵-源電壓包含有關(guān)晶體管 特性漂移的任何信息，并且該電容器配置的結(jié)果是提供的柵-源電壓是 比所存儲(chǔ)的柵-源電壓更小的數(shù)據(jù)電壓。從而，補(bǔ)償了晶體管70特性 的漂移。當(dāng)使第一地址線Al處于低電平時(shí)，將所需的修改后的柵-源電壓 存儲(chǔ)到兩個(gè)串聯(lián)的電容器上，有效地修改輸入驅(qū)動(dòng)電壓。該電路提供了電壓-程控操作，在恒定電流程控步驟之后，減去所 產(chǎn)生的電壓，形成柵-源電壓。沒(méi)有測(cè)量閾值電壓，因?yàn)橐呀?jīng)認(rèn)識(shí)到， 可通過(guò)晶體管電流與電壓特性曲線的平移來(lái)表征特性改變。電流程控 階段可以較短，因?yàn)榭偸鞘褂煤愣ǖ母唠娏髟诘?一 電容器上產(chǎn)生大電 壓，以測(cè)量特性平移。該電路的示例對(duì)于使用非晶硅來(lái)實(shí)現(xiàn)是特別有利的，并且對(duì)驅(qū)動(dòng) 晶體管的電壓所致的老化進(jìn)行補(bǔ)償。圖9示出了本發(fā)明補(bǔ)償電路的第二示例，用于補(bǔ)償用作有源矩陣 液晶顯示設(shè)備的列驅(qū)動(dòng)電路的一部分的多晶硅晶體管的不均勻性。還可以使用低溫多晶硅技術(shù)來(lái)實(shí)現(xiàn)源極-柵控晶體管。源極-柵 控晶體管的高輸出阻抗和低飽和電壓使得它們特別適合作為低功率 LCD列驅(qū)動(dòng)器的集成LPTS驅(qū)動(dòng)器電路。通常，在這些驅(qū)動(dòng)器電路中使用諸如源跟蹤器的電路，作為用于 數(shù)模轉(zhuǎn)換器電路輸出的緩沖器。低飽和電壓使得它們可以按照消耗更少功率的方式來(lái)實(shí)現(xiàn)。圖9的電路是用于列驅(qū)動(dòng)器電路內(nèi)一列的輸出緩沖器電路。圖9的電路按照與圖7中所示電路相似的方式操作，并且相同部件使用相同附圖標(biāo)記。而且，源極-柵控晶體管70構(gòu)成晶體管控制電路74的一部分， 在柵極與源極之間將第一與第二電容器78、 80串聯(lián)。在該電路中，控 制晶體管84也與這兩個(gè)電容器串聯(lián)連接在源極與柵極之間，并且電流 源82與晶體管源極連接。數(shù)模轉(zhuǎn)換器電路90的輸出通過(guò)尋址晶體管77提供給輸入76,并 且使用源極-柵控晶體管將列電容92 (包括被尋址的像素)充電到所 需電壓，所需電壓由晶體管的源極(為電路的輸出)與輸入之間的前 々赍環(huán)決定。該電路的輸出通過(guò)輸出開(kāi)關(guān)(多路復(fù)用)晶體管94提供給列。提 供第二保持晶體管96，用于將第二電容器80的一側(cè)保持為電源線電壓。提供用于將參考電壓V麗提供給電容器d的下部端子的晶體管，受 地址線A5的控制，并且提供將預(yù)充電電壓Vp,菌提供給輸出的另一晶 體管，受地址線AP的控制。該電路具有6個(gè)地址線地址線Al用于尋址晶體管77，地址線 A2用于第二保持晶體管，地址線A3用于(第一)保持晶體管86,地 址線A4用于控制晶體管84,地址線A5用于加載參考電壓，以及預(yù)充 電地址線AP。最初，將地址線A2， A3和A4接通，從而將電流抽出，用以將第 一電容器78充電到足以使固定電流流過(guò)源極-柵控晶體管的電壓，然 后將其存儲(chǔ)。在此期間，相同電壓被提供給第二電容器80的每一側(cè)。然后，將地址線A2和A4斷開(kāi)，從而將第一電容器78隔離，并且 因此可以將兩個(gè)電容器之間的節(jié)點(diǎn)驅(qū)動(dòng)到新的電壓。這也意味著電流 源電流I b , a s只能來(lái)源于源極-柵控晶體管，因?yàn)榫w管8 4截止。電容器78上存儲(chǔ)的電壓為VBIAS = VT + V(2W(5),,其中VT為源極柵控 晶體管的閾值電壓，(3為跨導(dǎo)。也將地址線Al接通，并且DAC電壓將第二電容器80充電到高于 電源線電壓的電勢(shì)VDAe。之后，將地址線A1和A3斷開(kāi)，A5接通，將參考電壓V麗施加到電容器78的下部端子。源極柵控晶體管的柵電壓變?yōu)?Vg = Vref + Vbias - Vdac-Vbus和V獄項(xiàng)是兩個(gè)電容器上的電壓。晶體管70當(dāng)與電流源82串聯(lián)時(shí)，必然施加偏流Ib"s,從而源變?yōu)?電壓'<formula>formula see original document page 16</formula>所產(chǎn)生的源電壓為Vs = VKEF - VDAe,從而已經(jīng)消除了不均勻源，即 部分地限定了跨導(dǎo)(3的閾值電壓和遷移率。因此，可利用較低功率實(shí)現(xiàn)均勻的列電壓，原因是源極-柵控晶 體管具有低飽和電壓。由于源跟蹤器電路不能使電流滲入(sink),最初必須通過(guò)使預(yù) 充電地址線(AP)產(chǎn)生脈動(dòng)而將列預(yù)充電為低電壓VPKEmRfiE,然后列隨 后被充電到由源極-柵控晶體管的源極限定的電壓。為了實(shí)現(xiàn)低功率消耗，源跟蹤器晶體管電壓應(yīng)當(dāng)盡可能低，因?yàn)?偏流總是需要流動(dòng)。利用標(biāo)準(zhǔn)TFT作為源跟蹤器，將保持飽和的最小 漏源電壓限定為VDS 2 VGS - VT =々(2lBIAS/p)。因此，電源必須比驅(qū)動(dòng)液晶的顯示器列上所需的最大電壓至少高 V(2WP)。不過(guò)，源極4冊(cè)控晶體管的飽和電壓必須遠(yuǎn)低于該值，從而可以使 電源更接近最大所需列電壓。從而，節(jié)省電能。還可以使用能夠令電流源電源更接近列上所需的最小電壓的n -型源極柵控晶體管來(lái)實(shí)現(xiàn)電流源。這樣可進(jìn) 一 步節(jié)省電能。這種特別的源極柵控晶體管也需要校正，并且很容易使用標(biāo)準(zhǔn)開(kāi) 關(guān)鏡結(jié)構(gòu)和良好限定的外部電流來(lái)實(shí)現(xiàn)，如圖IO中所示。圖IO示出了當(dāng)控制線"控制"將n-型晶體管切換成導(dǎo)通，將p-型晶體管切換成截止時(shí)，對(duì)外部電流源lB"s進(jìn)行采樣的電流源晶體管。 這樣一旦該電路穩(wěn)定，并且沒(méi)有電流通過(guò)源極柵控晶體管的柵極凈皮抽 取出，則迫使電流源電流流過(guò)源極柵控晶體管的源極-漏極。需要程控階段，并且在列沒(méi)有被驅(qū)動(dòng)的場(chǎng)消隱周期中很容易實(shí)現(xiàn)。 控制線"控制"可實(shí)現(xiàn)該程控階段。源極柵控晶體管非常高的輸出阻抗能夠更加精確地限定源電壓， 即由該電流源滲入的電流不會(huì)隨著源電壓的變動(dòng)而改變。可使用圖9的電路(以及可選擇地使用圖10的電流鏡電路產(chǎn)生偏 流)形成用于有源矩陣液晶顯示器的集成列驅(qū)動(dòng)器，例如，利用顯示 像素陣列以及使用多晶硅形成的驅(qū)動(dòng)電路。可使用源極-柵控晶體管實(shí)現(xiàn)其他低功率和高增益電路，并且可 采用類似的補(bǔ)償機(jī)制?？墒褂门c標(biāo)準(zhǔn)TFT相比具有更高輸出阻抗的源極-柵控晶體管來(lái) 實(shí)現(xiàn)LCD集成列驅(qū)動(dòng)器中所用的反相增益級(jí)。以此方式，單個(gè)反相級(jí) 能夠產(chǎn)生與一系列標(biāo)準(zhǔn)TFT反相增益級(jí)相同水平的增益。更低的飽和 電壓也意味著更的低功率供給。從而，源極-柵控晶體管可利用更少 的面積消耗和低功率產(chǎn)生高增益。圖11中示出了示例性的反相增益級(jí)。增益級(jí)包括具有在電源線之間串聯(lián)的第一 100和第二 102相對(duì)類型的源極-柵控薄膜晶體管的放 大器。在輸入節(jié)點(diǎn)處，第一和第二晶體管的柵極連接在一起。輸入103 接收待放大的輸入電壓。在輸入103與輸入節(jié)點(diǎn)之間提供電容器104， 并且用于存儲(chǔ)偏移電壓。短路晶體管106連接在放大器的輸入節(jié)點(diǎn)與輸出(V。UT)之間。通過(guò)第一輸入晶體管108將輸入提供給電容器104的一側(cè)，并且 還通過(guò)第二輸入晶體管110將參考電壓輸入(VRBF)提供給電容器104 的該一側(cè)。放大器能夠工作于兩種模式下。在第一模式下，地址線A1為高電平，將短路晶體管和第二輸入晶 體管110導(dǎo)通。放大器的輸入和輸出連接在一起，并且考慮到兩個(gè)晶 體管的特性，將電壓設(shè)定為電源線之間的電平。將該設(shè)定電壓(表示 兩個(gè)晶體管的相對(duì)特性的改變)與參考電壓之間的差值存儲(chǔ)到電容器 上。在第二模式下，地址線A2為高電平，地址線A1為低電平，從而 輸入節(jié)點(diǎn)和輸出沒(méi)有通過(guò)短路晶體管耦合在一起，并且將待放大的輸 入電壓通過(guò)電容器提供給輸入節(jié)點(diǎn)。電容器為兩個(gè)晶體管特性的(相 對(duì))改變提供補(bǔ)償。圖12示出了本發(fā)明的顯示設(shè)備，包括像素陣列120,行驅(qū)動(dòng)器122 和列驅(qū)動(dòng)器124?？墒褂迷礃O-柵控晶體管作為像素電路的一部分，或 者作為結(jié)合到像素陣列基板上的列驅(qū)動(dòng)器的一部分，或者作為兩者。 還可將本發(fā)明應(yīng)用于行驅(qū)動(dòng)器電路中。從而，上述電路校正源極-柵控晶體管的不穩(wěn)定性和不均勻性。 僅示出了少量具體電路，正如本領(lǐng)域技術(shù)人員4艮容易想到的，可按照多種不同方式實(shí)現(xiàn)本發(fā)明。本發(fā)明可以應(yīng)用于n-型或p-型晶體管電路，或者使用其組合的電 路。此外，補(bǔ)償可涉及到根據(jù)電路設(shè)計(jì)增加或減小參考電壓，不過(guò)總 是考慮到晶體管特性相對(duì)參考位置的改變而提供修改。這些示例涉及到晶體管在顯示應(yīng)用中的使用。當(dāng)然，還有老化是 問(wèn)題或者在大面積基板上具有不均勻性的多種其他應(yīng)用，諸如成像設(shè) 備，觸摸輸入設(shè)備及其他設(shè)備。本領(lǐng)域技術(shù)人員顯然可想到多種其他變型。
權(quán)利要求
1. 一種晶體管控制電路，包括源極-柵控薄膜晶體管；輸入，用于接收代表源極-柵控晶體管的所需控制的驅(qū)動(dòng)電壓；電流源，使已知電流流過(guò)源極-柵控晶體管；第一電容器，當(dāng)所述已知電流流過(guò)源極-柵控晶體管時(shí)，該第一電容器用于存儲(chǔ)源極-柵控晶體管所產(chǎn)生的柵-源電壓；以及使用所產(chǎn)生的柵-源電壓修改驅(qū)動(dòng)電壓、并使用修改后的電壓控制源極-柵控晶體管的裝置。
2. 如權(quán)利要求l所述的電路，其中，該源極-柵控晶體管包括相 對(duì)的源極和柵極，在源極與柵極之間夾有源勢(shì)壘、柵絕緣層和半導(dǎo)體 本體。
3. 如權(quán)利要求1或2所述的電路，其中，源極-柵控晶體管是使用預(yù)定導(dǎo)電類型的電荷載流子而傳導(dǎo)的，并且包括 半導(dǎo)體本體層；源極，在半導(dǎo)體本體層的源區(qū)上延伸，在源極與半導(dǎo)體本體層的源區(qū)之間限定肖特基勢(shì)壘；與半導(dǎo)體本體層連接的漏極；以及柵極，當(dāng)源區(qū)被耗盡時(shí)，該柵極控制預(yù)定載流子類型的載流子在 勢(shì)壘上從源極輸送到半導(dǎo)體本體層的源區(qū)；其中，在半導(dǎo)體本體層的與源極相對(duì)一側(cè)上，將柵極設(shè)置成與源 極成層疊關(guān)系，在柵極與半導(dǎo)體本體層之間具有柵絕緣層；以及在肖特基勢(shì)壘的整個(gè)柵控區(qū)域上，柵極與源極至少分隔半導(dǎo)體本 體層與柵絕緣層的組合總厚度。
4. 如權(quán)利要求1或2所述的電路，其中，所述源極-柵控晶體管 是使用預(yù)定導(dǎo)電類型的電荷載流子傳導(dǎo)的，并且包括厚度至少為10nm的半導(dǎo)體本體層；源極，在半導(dǎo)體本體層的源區(qū)上延伸，在源極與半導(dǎo)體本體層的源區(qū)之間限定勢(shì)壘；與半導(dǎo)體本體層連接的漏極；以及柵極，當(dāng)源區(qū)被耗盡時(shí)，該柵極控制預(yù)定載流子類型的載流子在 勢(shì)壘上從源極輸送到半導(dǎo)體本體層的源區(qū)；其中，在半導(dǎo)體本體層的與源極相對(duì)一側(cè)上，將柵極設(shè)置成與源極成層疊關(guān)系，在柵極與半導(dǎo)體本體層之間具有柵絕緣層；以及在源勢(shì)壘的整個(gè)柵控區(qū)域上，柵極與源極至少分隔半導(dǎo)體本體層 與柵絕緣層(8)的總厚度的組合厚度。
5. 如權(quán)利要求3或4所述的電路，其中，所述源極-柵控晶體管 進(jìn)一步包括處于源極面向漏極的橫向邊緣處的場(chǎng)釋放結(jié)構(gòu)。
6. 如前面任一權(quán)利要求中所述的電路，進(jìn)一步包括用于存儲(chǔ)驅(qū)動(dòng) 電壓的第二電容器。
7，如權(quán)利要求6中所述的電路，其中，第一與第二電容器串聯(lián)， 輸入到電路的驅(qū)動(dòng)電壓被提供給第一與第二電容器之間的節(jié)點(diǎn)。
8. 如權(quán)利要求6或7中所述的電路，其中，第一與第二電容器串 聯(lián)連接在源極-柵控晶體管的柵極與源極之間。
9. 如權(quán)利要求8所述的電路，其中，在源極-柵控晶體管的源極 與電流源之間設(shè)置控制晶體管。
10. 如前面任一權(quán)利要求所述的電路，進(jìn)一步包括保持晶體管， 在將所產(chǎn)生的柵-源電壓存儲(chǔ)到第一電容器上期間，將預(yù)定電壓提供給 源極-柵控晶體管的柵極。
11. 一種有源矩陣電致發(fā)光顯示設(shè)備，包括像素陣列，每個(gè)像素包括電致發(fā)光顯示元件，以及如前面任一權(quán) 利要求所述的電路，其中，源極-柵控薄膜晶體管包括用于像素的電 流源晶體管。
12. 如權(quán)利要求11所述的設(shè)備，其中，每個(gè)像素進(jìn)一步包括連接在數(shù)據(jù)線與控制電路的輸入之間的尋址晶體管。
13. 如^L利要求11或12所述的設(shè)備，其中，所述電流源晶體管 與顯示元件在電源線之間串聯(lián)。
14. 如權(quán)利要求ll, 12或13所述的設(shè)備，其中，使用非晶硅形 成電路。
15. —種用于有源矩陣液晶顯示設(shè)備的驅(qū)動(dòng)電路，包括 輸出電路陣列，每個(gè)輸出電路包括數(shù)模轉(zhuǎn)換器，以及如權(quán)利要求l到10其中任何一個(gè)所述的電路，其中源極-柵控薄膜晶體管包括輸出 驅(qū)動(dòng)晶體管。
16. 如權(quán)利要求15所述的驅(qū)動(dòng)電路，其中，每個(gè)輸出電路進(jìn)一步包括連接在數(shù)模轉(zhuǎn)換器與控制電路的輸入之間的輸入晶體管。
17. 如權(quán)利要求15或16所述的驅(qū)動(dòng)電路，其中，每個(gè)輸出電路 進(jìn)一步包括連接在源極-柵控晶體管的源極與像素輸出之間的輸出切 換晶體管。
18. —種有源矩陣液晶顯示器，包括顯示像素陣列，和與像素陣 列結(jié)合到相同基板上、用于將像素驅(qū)動(dòng)信號(hào)提供給像素列的列驅(qū)動(dòng)器 電路，其中，列驅(qū)動(dòng)器電路包括如權(quán)利要求15到17其中任何一個(gè)所 述的驅(qū)動(dòng)電路。
19. 如權(quán)利要求17所述的顯示器，其中，使用多晶硅形成顯示像 素陣列和驅(qū)動(dòng)電路。
20. —種控制源極-柵控薄膜晶體管的方法，包括 接收表示源極-柵控晶體管的所需控制的驅(qū)動(dòng)電壓； 驅(qū)動(dòng)已知電流流過(guò)源極-4冊(cè)控晶體管；當(dāng)已知電流流過(guò)源極-柵控晶體管時(shí)，對(duì)源極-柵控晶體管所產(chǎn) 生的柵-源電壓進(jìn)行采樣；以及使用驅(qū)動(dòng)電壓與所產(chǎn)生的柵-源電壓之間的差值控制源極-柵控 晶體管。
21. —種放大器，包括在電源線之間串聯(lián)的第 一 和第二相反類型的源極-柵控薄膜晶體 管，該第一與第二晶體管的柵極在輸入節(jié)點(diǎn)處連接在一起； 用于接收待放大的輸入電壓的輸入； 處于輸入與輸入節(jié)點(diǎn)之間用于存儲(chǔ)偏移電壓的電容器；以及 連接在輸入節(jié)點(diǎn)與放大器的輸出之間的短路晶體管。
22. 如權(quán)利要求21所述的放大器，可工作于兩種模式下 第一模式，其中，輸入節(jié)點(diǎn)和輸出通過(guò)短路晶體管耦合在一起，并且將電容器充電到取決于輸出電壓的一個(gè)電壓；和第二模式，其中，輸入節(jié)點(diǎn)和輸出沒(méi)有通過(guò)短路晶體管耦合在一 起，并且通過(guò)電容器將待放大的輸入電壓提供給輸入節(jié)點(diǎn)。
23. 如權(quán)利要求21或22所述的放大器，其中，所述輸入通過(guò)第 一輸入晶體管與電容器的一端連接，并且通過(guò)第二輸入晶體管將參考 電壓耦合到電容器的該一端。
全文摘要
一種晶體管控制電路(74)，包括源極-柵控薄膜晶體管(70)，用于接收表示源極-柵控晶體管的所需控制的驅(qū)動(dòng)電壓的輸入，以及使已知電流流過(guò)源極-柵控晶體管(70)的電流源(82)。當(dāng)已知電流流過(guò)源極-柵控晶體管時(shí)，第一電容器(78)存儲(chǔ)源極-柵控晶體管所產(chǎn)生的柵-源電壓。使用所產(chǎn)生的柵-源電壓修改驅(qū)動(dòng)電壓，并使用修改后的電壓控制源極-柵控晶體管。這種控制可提供晶體管的工作特性的平移，并且發(fā)現(xiàn)可補(bǔ)償晶體管的老化、不同設(shè)備之間的不均勻性以及溫度改變。
文檔編號(hào)G09G3/32GK101283393SQ200680037829
公開(kāi)日2008年10月8日 申請(qǐng)日期2006年9月29日 優(yōu)先權(quán)日2005年10月12日
發(fā)明者D·A·費(fèi)什, J·M·沙農(nóng) 申請(qǐng)人:皇家飛利浦電子股份有限公司