專利名稱：平板控制器中的有效擴展顯示器信息數(shù)據(jù)的制作方法
技術領域：
本發(fā)明涉及顯示裝置。更具體地說，本發(fā)明描述了用于使顯示裝置能夠訪問能夠存儲數(shù)字和模擬顯示器信息的單個存儲裝置的方法和設備。
背景技術：
關于計算機，基本輸入輸出系統(tǒng)(BIOS)查詢計算機端口來確定是否存在監(jiān)視器。如果存在監(jiān)視器，BIOS下載通常包含在監(jiān)視器內的只讀存儲器(ROM)中的標準化數(shù)據(jù)。通常將該標準化數(shù)據(jù)稱為擴展顯示器識別數(shù)據(jù)(EDID)，該數(shù)據(jù)包含有關監(jiān)視器的信息，包括諸如監(jiān)視器的類型、型號和功能性之類的信息。通常，BIOS包含表，該表列出計算機支持的各種監(jiān)視器的全部。當監(jiān)視器連接到端口時，BIOS讀取從EDID中選定的信息并將EDID與BIOS存儲的監(jiān)視器數(shù)據(jù)進行比較。標準協(xié)議需要BIOS讀取監(jiān)視器的信息，即使監(jiān)視器被斷電。在這種情況下，由計算機通過監(jiān)視器連接器向監(jiān)視器提供少量電以便運行并訪問EDID存儲裝置。
如果發(fā)現(xiàn)EDID與BIOS存儲的監(jiān)視器數(shù)據(jù)匹配，則將計算機系統(tǒng)配置為利用該特定類型的監(jiān)視器及其能力。例如，如果監(jiān)視器具有音量控制或睡眠按鈕，則配置計算機支持該功能性。然而，如果EDID中的信息與BIOS存儲的監(jiān)視器數(shù)據(jù)不匹配，則計算機認為它正與“傳統(tǒng)”監(jiān)視器通信。傳統(tǒng)監(jiān)視器是指具有基本功能性的監(jiān)視器(例如相對較舊、過時的監(jiān)視器)的術語。因此，BIOS將計算機配置為缺省配置以便與傳統(tǒng)監(jiān)視器配合工作。
目前，DDC監(jiān)視器(顯示數(shù)據(jù)通道)包括存儲關于監(jiān)視器的能力(例如監(jiān)視器的分辨率和刷新率)的EDID的存儲裝置、例如EEPROM。EDID格式是VESA(視頻電子標準協(xié)會)開發(fā)的用以促進更大監(jiān)視器/主計算機兼容性的標準數(shù)據(jù)格式。目前，在日期為1994年8月12目的Appendix D of Display Data Channel(DDC.TM.)標準，版本1.0，修訂本0描述了當前EDID格式。對于利用DDC監(jiān)視器的個人計算機，系統(tǒng)軟件訪問存儲在監(jiān)視器內的DDC相關EDID。系統(tǒng)軟件也確定安裝在系統(tǒng)中的視頻控制器的類型。視頻控制器用于控制并配置發(fā)送到監(jiān)視器的視頻數(shù)據(jù)。系統(tǒng)軟件然后將從DDC監(jiān)視器獲得的刷新率與視頻控制器的能力進行比較以確定適當?shù)乃⑿侣?，從而在視頻控制器上設置，視頻控制器又控制監(jiān)視器。
通常，EDID是即使在監(jiān)視器斷電時主機也可訪問的顯示器信息。在支持“雙接口”(支持模擬和數(shù)字連接器兩種)的監(jiān)視器中，通常存在位于平板控制器板上的存儲模擬和數(shù)字EDID的兩個分離的標準EDID ROM裝置。通過專用DDC總線訪問EDID。在傳統(tǒng)雙板平板控制器設計中，利用用于模擬EDID ROM的模擬電纜(VGA DDC電纜)和用于數(shù)字EDID ROM的數(shù)字電纜(DDC_DVI電纜)從主電源向位于平板控制器上的兩個EDID ROM裝置供電。在平板控制器板上具有兩個EDID ROM裝置的成本是昂貴的。
因此，隨著當前市場的成本壓力，需要通過DDC端口支持EDID而無需具有兩個分離EDID ROM裝置的解決方案。

發(fā)明內容
描述了用于支持單個存儲器中的模擬和數(shù)字EDID的方法和設備。
在一個實施例中，描述了對顯示控制器中的單個存儲裝置的存儲空間進行劃分的方法，所述顯示控制器具有多個數(shù)據(jù)端口和設置為處理可執(zhí)行指令和相關數(shù)據(jù)的處理器，所述數(shù)據(jù)端口中的每一個能夠連接到適當類型的視頻源。該方法包括分配存儲空間的第一部分用于存儲可執(zhí)行指令和相關數(shù)據(jù)，分配存儲空間的第二部分用于存儲擴展顯示器信息數(shù)據(jù)，其中第一和第二部分總是可用于由數(shù)據(jù)端口和/或處理器訪問，而不管顯示控制器的電源狀態(tài)。
經(jīng)由顯示接口耦合到顯示裝置并經(jīng)由數(shù)據(jù)端口耦合到主機裝置的顯示控制器包括設置為處理可執(zhí)行指令和相關數(shù)據(jù)的處理器、用于存儲可執(zhí)行指令和相關數(shù)據(jù)以及對應于顯示裝置的EDID的單個存儲裝置、以及經(jīng)由數(shù)據(jù)端口將單個存儲裝置耦合到主機裝置的橋接部分，其中橋接部分總是處于通電狀態(tài)，因此即使在顯示控制器處于斷電狀態(tài)時，也允許主機裝置訪問單個存儲裝置，使得在顯示控制器處于斷電狀態(tài)時的啟動過程中，由主機裝置向橋接部分和單個存儲裝置供電，使得主機裝置在需要時能夠從單個存儲裝置訪問并檢索適當?shù)腅DID。


圖1表示一種系統(tǒng)，該系統(tǒng)包括依照本發(fā)明實施例的創(chuàng)造性的顯示控制器的實現(xiàn)。
圖2表示依照本發(fā)明實施例的橋接電路。
圖3表示依照本發(fā)明實施例的電纜和其相關通道的圖解。
圖4表示依照本發(fā)明實施例的示范性自動活動檢測電路。
圖5A表示詳述依照本發(fā)明實施例的過程的流程圖。
圖5B表示詳述依照本發(fā)明實施例的過程的流程圖，該過程用于獲得在具有處理器和多個數(shù)據(jù)端口的視頻控制器中的擴展顯示器識別數(shù)據(jù)(EDID)，所述處理器用于處理可執(zhí)行指令和相關數(shù)據(jù)。
圖5C表示詳述依照本發(fā)明實施例的過程的流程圖，該過程用于仲裁擴展顯示器信息數(shù)據(jù)(EDID)的獲得。
圖5D表示詳述依照本發(fā)明實施例的過程的流程圖，該過程用于使用內部IC(IC2)協(xié)議獲得EDID。
圖5E表示詳述依照本發(fā)明實施例的電源管理過程的流程圖。
圖5F表示詳述依照本發(fā)明實施例的用于顯示控制器中的電源開關的過程的流程圖。
圖6說明可采用創(chuàng)造性的電路的圖形系統(tǒng)。
具體實施例方式
將對本發(fā)明的特定實施例進行詳細參考，在附圖中說明本發(fā)明的實例。雖然將結合特定實施例描述本發(fā)明，但可以理解，不是要將本發(fā)明限制在所描述的實施例。相反地，是要涵蓋可包括在如所附權利要求定義的本發(fā)明的精神和范圍內的替代物、修改和等效物。
DDC(顯示數(shù)據(jù)通道)監(jiān)視器包括諸如EEPROM的存儲裝置，該存儲裝置存儲關于監(jiān)視器能力、例如監(jiān)視器的分辨率和刷新率的EDID。在支持“雙接口”(即支持模擬和數(shù)字連接器兩種)的監(jiān)視器中，通常存在位于平板控制器板上的分別存儲模擬和數(shù)字EDID的兩個分離的標準EDID ROM裝置。除EDID ROM裝置之外，監(jiān)視器也包括監(jiān)視器控制器，監(jiān)視器控制器本身包括具有相關程序存儲器的處理器，該存儲器被配置為可編程的ROM裝置、通常被設置為串行外圍接口(SPI)閃速串行ROM。SPI閃速ROM需要在平板控制器板上以保存控制板本身基本的固件例程。這些例程會由我們的芯片內微控制器調用以便在某一時間執(zhí)行必需的命令。應當注意，串行外圍接口(SPI)是使工作在全雙工方式的多個裝置(至少一個稱為主裝置并且其它的稱為從屬裝置)之間能夠串行(即一次一位)交換數(shù)據(jù)的接口。通過全雙工，意味著在同一時間在雙向上可傳送數(shù)據(jù)。SPI是系統(tǒng)中最常采用的，用于在中央處理器(CPU)和外圍裝置之間通信。也可能通過SPI來連接兩個微處理器。
知道了這些，本發(fā)明利用處理器存儲器(例如SPI閃速串行ROM)的任何未使用部分來存儲EDID，因此消除了存儲EDID的額外存儲裝置的浪費使用。以這種方式，通過使用處理器已可用的SPI閃速ROM來存儲EDID，本發(fā)明消除了具有分離ROM的成本，分離ROM在此之前僅專用于存儲EDID。以這種方式，使EDID可用于DDC端口(如果需要，模擬和數(shù)字兩種)，而無需具有兩種分離的EDID ROM裝置。
將以顯示控制器電路的形式描述本發(fā)明。應當注意，雖然以適于在任何數(shù)量和類型的平板顯示監(jiān)視器中使用的平板顯示控制器的形式描述了顯示控制器，但是所述創(chuàng)造性的控制器電路適于認為適合的任何類型的顯示器。因此，本文描述的平板顯示器包括適于與計算機和需要顯示器的任何其它裝置一起使用的液晶顯示器(LCD)類型監(jiān)視器。
圖1表示系統(tǒng)100，該系統(tǒng)包括依照本發(fā)明實施例的創(chuàng)造性的顯示控制器102的實現(xiàn)。如圖所示，顯示控制器102包括耦合到存儲裝置106的處理器104，存儲裝置106采用SPI-ROM 106的形式，并被設置成在與存儲處理器104處理的可執(zhí)行指令和相關數(shù)據(jù)的那些存儲單元109分離且不同于109的特定存儲單元存儲與顯示器107相關聯(lián)的EDID。在所描述的實施例中，系統(tǒng)100也包括在外部視頻源110(例如計算機或PC主機)和顯示控制器102之間提供傳輸鏈路的多個數(shù)據(jù)端口108。一般來說，系統(tǒng)100可包括任意數(shù)量和類型的數(shù)據(jù)端口108，然而，為了本討論，認為系統(tǒng)100是雙接口類型系統(tǒng)，包括顯示數(shù)據(jù)通道(DDC)類型數(shù)字端口(稱為DDC-DVI端口108a)和DDC模擬數(shù)據(jù)端口(稱為DDC-VGA端口108b)。顯示控制器102使用用于模擬顯示器的DDC-VGA端口108b和用于數(shù)字顯示器的DDC-DVI端口108a經(jīng)由電纜112耦合到視頻源110。應當注意，DDC標準是定義監(jiān)視器與包括在監(jiān)視器連接到的視頻源中的顯示適配器之間的通信通道的標準。監(jiān)視器使用該通道來將它的身份和能力傳達給顯示適配器。
在所描述的實施例中，劃分SPI-ROM 106以包括有效EDID部分114，該部分114又劃分為用于存儲模擬顯示器數(shù)據(jù)的模擬EDID部分116和用于存儲數(shù)字顯示器數(shù)據(jù)的數(shù)字EDID部分118。在特定實現(xiàn)中，模擬EDID部分116跨越存儲單元000-100，而數(shù)字EDID部分118跨越存儲單元101-1FF，當然也能夠以任何認為適合的方式來設置。
將控制器102的一部分劃分為所謂的橋接部分120，120擔當DDC-VGA端口108b和DDC-DVI端口108a和SPI閃速ROM 106之間的橋。(參照圖2下面更詳細描述橋接部分120)。應當注意，橋接部分120也包括模擬部分122。在工作期間，橋接部分120通過訪問存儲適當EDID的ROM 106的部分(用于模擬數(shù)據(jù)的部分116和用于數(shù)字數(shù)據(jù)的部分118)來作用于來自端口108之一的任何EDID讀請求。橋接部分120又將讀自SPI閃速ROM 106的數(shù)據(jù)傳回到請求端口。
在所描述的實施例中，控制器102遵照內部IC總線(I2C)協(xié)議，該協(xié)議描述了在具有稱為SDA(串行數(shù)據(jù)線)和SCL(串行時鐘線)的2個有效雙向線的集成電路和接地連接之間的通信鏈路。連接到I2C總線的每一個裝置具有其自己唯一的地址，取決于功能性，裝置可擔當接收器和/或發(fā)送器。例如，LCD驅動器僅是接收器，而存儲器或I/O芯片既可為接收器又可為發(fā)送器。
因此，在I2C突發(fā)讀期間，橋接部分120將EDID相關數(shù)據(jù)的每一字節(jié)轉換為信息的串行位，并將它通過請求DDC端口的2線I2C總線傳遞。在所謂的關閉模式期間，(在該期間，板上功率調節(jié)器124由模擬部分122檢測為關閉)，通過電纜112和其相關的通道經(jīng)由DDC端口的任一個有效端口(即，DDC-DVI端口108a或DDC-VGA端口108b)從外部電源126向控制器102和SPI-ROM 106供電，如圖3所示。以這種方式，即使將包括在控制器102中的功率調節(jié)器124斷電，橋接部分120和ROM 106在啟動期間仍接收足夠的電力來提供必需的EDID。在電源開關轉換期間(即，在板上功率調節(jié)器124關閉的關閉模式與板上功率調節(jié)器124開啟的開啟模式之間，反之亦然)，模擬部分122檢測何時板上功率調節(jié)器124從關閉切換到開啟，反之亦然。在關閉模式，經(jīng)由電纜112通過DDC端口中的一個或另一個向橋接部分120和SPI閃速ROM 106二者供電。在所描述的實施例中，如圖3所示，電源126用來通過級聯(lián)二極管302的兩個分支來供電(應當注意到，為簡單起見，僅示出了連接器之一)。為避免關閉模式(實質上控制器102通電的唯一部分是橋接部分120)的鎖定問題，橋接部分120中的數(shù)字邏輯被設置為已知狀態(tài)。
在電源從關閉到開啟的情況下，模擬部分122檢測到板上調節(jié)器124有效并供電，因此將從電源126供電的DDC端口108的有效的一個切換到現(xiàn)在有效的板上調節(jié)器124。以這種方式，橋接部分120總是接收電力，因為檢測到板上電源和板外電源之間的任何電源轉換，并且采取適當?shù)那袚Q動作，因此避免了任何電源開關假信號。
應當注意，在從關閉到開啟的電源轉換期間(即，功率調節(jié)器124開啟時)，允許任何未完成的EDID讀周期繼續(xù)進行到其周期結束。在該討論的上下文中，未完成的EDID讀周期是當請求DDC端口正從ROM 106讀取EDID并且“I2C停止”條件還未達到時的情況。在完成EDID讀操作所需的時段期間，控制器102先等待未完成EDID讀周期的結束，然后切換到開啟模式用于任何隨后的EDID讀請求。在板上功率調節(jié)器124開啟(開啟模式)的時間期間，橋接部分120在處理器104對其它客戶裝置的服務請求與來自端口108向SPI閃速ROM 106的EDID讀請求之間進行仲裁。
設計位于橋接部分120的模擬部分122中的自動活動檢測電路128(下面更詳細描述)來檢測控制器102中的功率調節(jié)器124何時通電或斷電。在所描述的實施例中，檢測是基于當前TCLK活動的確定，其中TCLK是平板控制器內部時鐘。例如，在TCLK活動指示板上晶體時鐘是有效的情況下，則確定功率調節(jié)器124是開啟的，反之，低TCLK活動指示確定功率調節(jié)器124是關閉的。
因為在關閉模式期間存在有限的功率分配，當板上功率調節(jié)器124關閉時，激活基于RC的低頻時鐘以驅動橋接電路120和SPI閃速ROM時鐘。而在開啟模式期間，斷開低頻時鐘并激活板上晶體時鐘，因為這時由板上功率調節(jié)器124向SPI閃速ROM 106和橋接電路120供電。以這種方式，通過無縫切換時鐘，在EDID讀或平板控制器工作期間很有可能不發(fā)生假信號或故障。
在斷電模式期間，通過電源126產(chǎn)生并經(jīng)由電纜112提供有效EDID操作所需的電力。然而在通電模式，電流需求會增加，因為控制器102會以較高時鐘頻率工作。在這種情形下，電纜112將不能維持所需的電流，因此必須從電纜112切換到板上電源124。然而，必須滿足兩種條件才能夠進行該切換。在任何顯示產(chǎn)品中，存在對于參考時鐘(TCLK)的需求，該時鐘可由內部振蕩器、外部振蕩器或時鐘源產(chǎn)生。該時鐘的存在指示芯片處于通電模式。自動活動檢測電路128檢查該時鐘信號TCLK并基于它是否是輪轉(toggle)或低來向電容器充電。電容器電壓驅動放大器或反相器，并且如果它超出了放大器或反相器的閾值電壓，則導致邏輯狀態(tài)發(fā)生改變。例如，在顯示產(chǎn)品中，通常存在微控制器接口，并且一旦控制器處于通電模式，則有可能改變寄存器位。如上所述，TCLK信號本身足夠進行電源開關。為了使系統(tǒng)更健壯，除了TCLK之外，也檢測來自寄存器位的信號，該信號在斷電模式為低或“0”。而一旦通電，使用低頻模式可將該位編程為高或“1”。該位和TCLK的邏輯組合(act和/act)用于進行電源開關。
因為所描述的控制器102順應I2C，I2C協(xié)議規(guī)范規(guī)定連接到I2C總線并在總線上發(fā)起數(shù)據(jù)傳送的任何電路被視為總線主裝置，歸類在該時間連接到總線的所有其它電路被認為是總線從屬裝置。在I2C協(xié)議中，當從屬裝置不能跟上主裝置讀或寫命令時，從屬裝置通過將I2C時鐘(兩線I2C中的一個)保持到低(稱為時鐘拉長)來占據(jù)總線(即，停止總線活動)。因此，因為控制器102受控于作為主裝置的視頻源110(例如PC主機)，當PC主機110想要通過DDC-VGA端口108b或DDC-DVI端口108a讀取ROM 106中的EDID時，VESA標準不允許控制器102占據(jù)連接到端口108的任一條總線。換句話說，VESA標準假定ROM 106總是可用的并且PC主機110能通過DDC端口108中的一個或另一個來讀取ROM 106中的EDID。因此，為了遵照VESA標準并仍保持順應I2C，仲裁電路130保證EDID讀請求以及來自控制器102內部的其它客戶裝置的需要讀ROM 106的請求的執(zhí)行。在特定實施例中，仲裁機制利用保存讀自ROM的EDID數(shù)據(jù)的FIFO 132。當請求VGA DDC端口讀取FIFO 132(逐字節(jié))時，通過請求DDC端口(串行I2C端口)逐位地發(fā)送數(shù)據(jù)的每一字節(jié)。當FIFO 132幾乎空時，F(xiàn)IFO 132再次能訪問ROM 106以便滿足任何未決的EDID讀請求，同時中斷其它請求客戶，直到利用適當數(shù)據(jù)再次裝滿FIFO 132這一時間。
圖2表示依照本發(fā)明實施例的橋接電路200。應當注意，橋接電路200是圖1示出和描述的橋接電路120的特定實現(xiàn)。橋接電路200包括用于DDC端口108的每一個的DDC端口控制器塊202(202a與端口108a相關聯(lián)并且202b與108b相關聯(lián))。當功率調節(jié)器124被斷電(關閉模式)時，通過任一個DDC端口電纜(VGA/DVI)供電，將電饋送給芯片的橋接部分和SPI閃速ROM 106。在這一時間，DDC端口控制器塊202之一(VGA/DVI)負責將EDID讀請求發(fā)送到SPI狀態(tài)機(SPI_SM)控制器204。SPI_SM控制器204作用于EDID讀請求，以便從SPI閃速ROM 106的適當部分讀取請求的數(shù)據(jù)并將所讀取的數(shù)據(jù)傳遞回適當?shù)腄DC端口控制器202。DDC端口控制器202又將EDID相關數(shù)據(jù)的每一字節(jié)轉換為信息的串行位并將它通過有效DDC端口108的I2C總線傳遞。
如上所述，在I2C協(xié)議中，當從屬裝置不能跟上主裝置讀或寫命令時，從屬裝置能通過將I2C時鐘(兩線I2C中的一個)保持到低(時鐘拉長)使總線不能做任何其它活動(差不多停止總線活動)。在所描述的實施例中，平板控制器102是從屬裝置而PC主機是主裝置。當PC主機想要通過VGA DDC端口108b或DVI DDC端口108a讀取ROM 106中的EDID數(shù)據(jù)時，VESA標準假定ROM 106總是可用(即，PC主機能通過DDC端口108讀取ROM 106中的EDID數(shù)據(jù))。因此，VESA標準未規(guī)定在數(shù)據(jù)未就緒時從屬裝置(控制器102)占據(jù)請求DDC端口108。因此，為了保持與VESA標準一致，仲裁部件130提供仲裁服務，該服務使處理器104能夠跟上EDID讀請求速率以及來自平板控制器102內部的其它電路的需要訪問ROM 106的請求。
為了便于仲裁ROM訪問請求，F(xiàn)IFO 134(在這種情況下是8字節(jié)深)保存讀自ROM 106的EDID。請求DDC端口接口部件讀取FIFO132中的所請求的EDID(逐字節(jié))并通過請求DDC端口逐位地將數(shù)據(jù)的每一字節(jié)發(fā)送到PC主機110。當FIFO 132幾乎空時，處理器104被標記，指明可能需要處理器104中斷其它請求客戶裝置，以便利用另外請求的EDID填充FIFO 132。以這種方式，讓請求DDC端口在需要時可訪問ROM 106而無需借助于時鐘拉長，從而保持與VESA標準一致。當再次裝滿FIFO 132時，處理器104釋放標記并允許任何其它請求客戶訪問ROM 106。
圖4表示依照本發(fā)明實施例的示范性自動活動檢測電路400。設計自動活動檢測電路400以檢測控制器中的功率調節(jié)器何時通電或斷電。當功率調節(jié)器通電時，TCLK為輪轉，否則當將功率調節(jié)器斷電時，TCLK為0。當TCLK在輪轉時，自動活動檢測電路400會對電容器C1充電，并且節(jié)點N1會充電到導致節(jié)點N2為高的高電壓。如果從寄存器控制將iCORE_DETECT設置為高，則節(jié)點N3會是高，從而導致輸出ACT信號為高，指示控制器電源是接通的。也可經(jīng)由iEDID_EN_PAD使能信號(為連接選項信號)將ACT設置為ONE(“一”)。
或者，當TCLK為0時，不向電容器C1充電，并且高阻抗電阻器R2會拉低節(jié)點N1，導致節(jié)點N2為低，這使得節(jié)點N3為低，從而導致輸出ACT信號為低，指示控制器電源是斷開的。
圖5A表示詳述依照本發(fā)明實施例的過程500的流程圖。過程500開始于在502確定平板控制器(FPC)是否通電。如果確定控制器通電，則在504允許DDC端口狀態(tài)機訪問有效EDID ROM，在506從有效EDID ROM讀取所請求的EDID，在508，確定DDC端口狀態(tài)機是否忙。返回到502，如果在備選者中，確定控制器被斷電，則控制直接從502轉到508，在508如果確定DDC狀態(tài)機忙，則控制轉回到506，否則在510允許控制器狀態(tài)機訪問ROM。在512，進行確定是否其它端口正請求訪問ROM。如果沒有其它端口請求訪問，則在514控制器服務于所有請求，否則在516控制器服務于所有請求并提供到ROM的任何請求端口訪問。
圖5B表示詳述依照本發(fā)明實施例的過程520的流程圖，該過程用于獲得在具有處理器和多個數(shù)據(jù)端口的視頻控制器中的擴展顯示器識別數(shù)據(jù)(EDID)，所述處理器用于處理可執(zhí)行指令和相關數(shù)據(jù)。過程520開始于在522激活板上電源，在524當激活板上電源時，斷開設置為向存儲裝置供電的板外電源。接著在526，從板上電源向用于存儲EDID和可執(zhí)行指令和相關數(shù)據(jù)的存儲裝置供電，在528，從板上電源向能夠提供高頻時鐘信號的板上時鐘電路供電。在530，從板上時鐘電路向存儲裝置提供高頻時鐘信號，在532，如果激活板上電源時正在進行存儲器讀操作，則在534完成存儲器讀操作。
圖5C表示詳述依照本發(fā)明實施例的過程536的流程圖，該過程用于仲裁擴展顯示器信息數(shù)據(jù)(EDID)的獲得。過程536開始于在538請求數(shù)據(jù)端口產(chǎn)生存儲器訪問請求，在540，仲裁電路允許訪問存儲裝置。在542，將存儲裝置中的EDID讀到數(shù)據(jù)緩沖區(qū)，在544，將所讀取的EDID存儲在數(shù)據(jù)緩沖區(qū)中，在546請求端口通過請求數(shù)據(jù)端口讀取存儲的EDID中的一些。在548，處理器產(chǎn)生處理器存儲器訪問請求，在550，確定數(shù)據(jù)緩沖區(qū)是否確定為滿。如果確定數(shù)據(jù)緩沖區(qū)為滿，則在552，允許處理器存儲器訪問請求，無論如何，在554，請求端口繼續(xù)從緩沖區(qū)讀取。在556，確定緩沖區(qū)是否幾乎空，如果確定幾乎空，則在558，允許請求端口訪問存儲器，否則，請求端口繼續(xù)從緩沖區(qū)讀數(shù)據(jù)。
圖5D表示詳述依照本發(fā)明實施例的過程560的流程圖，該過程用于使用內部IC(IC2)協(xié)議獲得EDID。過程560開始于在562由主機裝置產(chǎn)生EDID讀請求，在564，經(jīng)由請求端口將EDID讀請求傳到存儲裝置。在566，將請求的EDID從存儲裝置傳送到數(shù)據(jù)緩沖區(qū)，而在568，允許處理器進行存儲器訪問，在570，以逐字節(jié)的方式從緩沖區(qū)讀取請求的EDID，在572，通過請求數(shù)據(jù)端口逐位地將數(shù)據(jù)的每一字節(jié)發(fā)送到主機裝置。以這種方式，讓請求數(shù)據(jù)端口在需要時可訪問存儲裝置而無需時鐘拉長，從而保持與VESA標準一致。
圖5E表示詳述依照本發(fā)明實施例的電源開關過程574的流程圖，該過程適于保持低功率分配。過程574開始于在576確定板上電源是否有效。如果板上電源無效，則在578通過板外電源經(jīng)由連接器向顯示控制器供電，在580，接通設置成提供低頻時鐘信號的低頻時鐘，從而保存電力。
然而，當在576確定板上電源有效時，則在582僅通過板上電源向顯示控制器供電，在584斷開低頻時鐘，在586，接通設置成提供高頻時鐘信號的高頻時鐘。
圖5F表示詳述依照本發(fā)明實施例的過程588的流程圖，該過程用于自動檢測顯示控制器中的有效電源。過程588開始于在590在輸入節(jié)點接收參考時鐘信號，在591，在耦合到輸入節(jié)點的第一電阻器產(chǎn)生第一電壓。在592，基于第一電壓向耦合到第一電阻器的電容器充電或不充電，在593讀取電容器輸出電壓，在594，確定電容器輸出電壓是否為高，如果確定為高，則在595，確定參考時鐘信號是有效的，另一方面，如果電容器輸出電壓不為高，則在596，確定參考時鐘信號不是有效的。
圖6說明可采用創(chuàng)造性的電路602的圖形系統(tǒng)600。系統(tǒng)600包括中央處理器(CPU)610、隨機存取存儲器(RAM)620、只讀存儲器(ROM)625、一個或多個外圍設備630、主存儲裝置640和650、圖形控制器660、數(shù)字顯示單元670。CPU 610也耦合到一個或多個輸入/輸出裝置690，690可包括但不限于以下裝置，例如跟蹤球、鼠標、鍵盤、麥克風、觸控式顯示器、換能器讀卡器、磁帶或紙帶讀出器、輸入板、輸入筆、語音或筆跡識別器或其它眾所周知的輸入裝置、例如當然也包括其它計算機。圖形控制器660產(chǎn)生圖像數(shù)據(jù)和相應的參考信號，并將二者提供給數(shù)字顯示單元670。例如，基于從CPU 610或從外部編碼(未示出)接收的像素數(shù)據(jù)可產(chǎn)生圖像數(shù)據(jù)。在一個實施例中，以RGB格式提供圖像數(shù)據(jù)，參考信號包括本領域中已知的VSYNC和HSYNC信號。然而，應當理解，可利用采用其它格式的圖像數(shù)據(jù)和/或參考信號實現(xiàn)本發(fā)明。例如，圖像數(shù)據(jù)可包括視頻信號數(shù)據(jù)以及相應的時間參考信號。
盡管僅描述了本發(fā)明的少數(shù)實施例，但應當理解本發(fā)明可體現(xiàn)在許多其它具體形式中而不偏離本發(fā)明的精神和范圍。目前的實例要視為說明性的而非限制性的，并且不是將本發(fā)明限制在本文給出的細節(jié)中，而是在所附權利要求的范圍以及它們等效物的全部范圍內可修改本發(fā)明。
雖然以特定實施例的形式描述了本發(fā)明，但是存在落入本發(fā)明范圍內的變化、置換和等效物。應當注意，存在實現(xiàn)本發(fā)明過程和設備的許多備選方法。因此，要將本發(fā)明解釋為包括落入本發(fā)明真正精神和范圍內的所有的這些變化、置換和等效物。
權利要求
1.一種對顯示控制器中的單個存儲裝置的存儲空間進行劃分的方法，所述顯示控制器具有多個均能夠連接到適當類型視頻源的數(shù)據(jù)端口和設置為處理可執(zhí)行指令和相關數(shù)據(jù)的處理器，所述方法包括分配所述存儲空間的第一部分用于存儲所述可執(zhí)行指令和相關數(shù)據(jù)；以及分配所述存儲空間的第二部分用于存儲擴展顯示器信息數(shù)據(jù)，其中第一和第二部分總是可用于由所述數(shù)據(jù)端口和/或所述處理器訪問，而不管所述顯示控制器的電源狀態(tài)。
2.如權利要求1所述的方法，其特征在于，分配所述存儲空間的第二部分包括分配所述存儲空間的第二部分的第三部分用于存儲模擬擴展顯示器信息數(shù)據(jù)；以及分配所述存儲空間的第二部分的第四部分用于存儲數(shù)字擴展顯示器信息數(shù)據(jù)。
3.如權利要求2所述的方法，其特征在于，所述數(shù)據(jù)端口中的一些是模擬數(shù)據(jù)端口并且所述數(shù)據(jù)端口中的一些是數(shù)字數(shù)據(jù)端口。
4.如權利要求3所述的方法，其特征在于，所述模擬數(shù)據(jù)端口選擇性地檢索模擬擴展顯示器信息數(shù)據(jù)。
5.如權利要求3所述的方法，其特征在于，所述數(shù)字數(shù)據(jù)端口選擇性地檢索數(shù)字擴展顯示器信息數(shù)據(jù)。
6.如權利要求1所述的方法，其特征在于，還包括在斷電模式由主機裝置經(jīng)由所述數(shù)據(jù)端口中選定的一些向所述存儲裝置供電；以及僅在通電模式由板上電源向所述存儲裝置供電。
7.如權利要求1所述的方法，其特征在于，所述數(shù)據(jù)端口均經(jīng)由I2C順應的數(shù)據(jù)總線連接到所述存儲裝置。
8.如權利要求7所述的方法，其特征在于，還包括由請求端口和處理器存儲器訪問請求來仲裁從所述存儲裝置檢索適當?shù)腅DID，以便保持I2C順應性。
9.如權利要求8所述的方法，其特征在于，所述數(shù)字端口是DVI端口并且所述模擬端口是VGA端口。
10.如權利要求9所述的方法，其特征在于，還包括確定所述顯示器是數(shù)字顯示器還是模擬顯示器；基于所述顯示器是模擬的還是數(shù)字的來激活適當?shù)亩丝?；以及基于所述顯示器是模擬的還是數(shù)字的來訪問所述單個存儲裝置的適當部分。
11.一種經(jīng)由顯示接口耦合到顯示裝置并經(jīng)由多個數(shù)據(jù)端口耦合到主機裝置的顯示控制器，包括設置為處理可執(zhí)行指令和相關數(shù)據(jù)的處理器；以及用于存儲所述可執(zhí)行指令和相關數(shù)據(jù)以及對應于所述顯示裝置的EDID的單個存儲裝置，所述單個存儲裝置總是可用于由所述數(shù)據(jù)端口和/或所述處理器訪問，而不管所述顯示控制器的電源狀態(tài)。
12.如權利要求11所述的顯示控制器，其特征在于，還包括耦合所述數(shù)據(jù)端口和所述單個存儲裝置的橋接部分，其中所述橋接部分和所述單個存儲裝置都由主機裝置供電，使得在斷電模式下，所述主機裝置在需要時可從所述單個存儲裝置訪問和檢索適當?shù)腅DID。
13.如權利要求11所述的顯示控制器，其特征在于，所述單個存儲裝置是非易失性隨機存取存儲裝置。
14.如權利要求11所述的顯示控制器，其特征在于，所述顯示控制器是適當?shù)卦O置為控制模擬類型顯示器和/或數(shù)字類型顯示器的雙端口控制器。
15.如權利要求11所述的顯示控制器，其特征在于，分配用于存儲所述EDID的所述單個存儲裝置的部分被進一步劃分為模擬EDID部分和數(shù)字EDID部分。
16.如權利要求15所述的顯示控制器，其特征在于，還包括顯示器類型確定器，設置為確定所述顯示器是模擬還是數(shù)字顯示器；以及耦合到所述顯示器類型確定器的端口激活器，設置為基于所述顯示器類型的確定結果來激活所述端口中適當?shù)囊粋€。
全文摘要
經(jīng)由顯示接口耦合到顯示裝置并經(jīng)由數(shù)據(jù)端口耦合到主機裝置的顯示控制器包括設置為處理可執(zhí)行指令和相關數(shù)據(jù)的處理器、用于存儲可執(zhí)行指令和相關數(shù)據(jù)以及對應于顯示裝置的EDID的單個存儲裝置、經(jīng)由數(shù)據(jù)端口將單個存儲裝置耦合到主機裝置的橋接部分，其中橋接部分總是處于通電狀態(tài)，因此即使顯示控制器處于斷電狀態(tài)時，例如在顯示控制器處于斷電狀態(tài)時的啟動過程中，也允許主機裝置訪問單個存儲裝置。
文檔編號G09G5/00GK1773447SQ20051011610
公開日2006年5月17日 申請日期2005年10月17日 優(yōu)先權日2004年10月18日
發(fā)明者A·諾爾巴克什, D·基恩, J·拉坦茲, R·奇盧庫里 申請人:創(chuàng)世紀微芯片公司