專利名稱：顯示驅(qū)動器及包括顯示驅(qū)動器的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示驅(qū)動器及包括顯示驅(qū)動器的電子設(shè)備。
背景技術(shù)：
隨著顯示面板的高清晰度技術(shù)的發(fā)展，提出了為實(shí)現(xiàn)顯示面板的高質(zhì)量圖像顯示，研究顯示面板的顯示特性這樣的課題。因?yàn)轱@示面板的顯示特性存在偏差，所以需要能夠靈活地適應(yīng)各種顯示面板的顯示驅(qū)動器。另外，顯示面板的高清晰度化容易受外界靜電等的影響，因此可能對裝有顯示面板的電子設(shè)備等設(shè)備的內(nèi)置寄存器所儲存的數(shù)據(jù)造成不良影響。
專利文獻(xiàn)1披露了一種解決上述問題的顯示驅(qū)動器。但是，寄存器等的刷新動作的功率消費(fèi)大，有可能對顯示面板的顯示狀態(tài)帶來不良影響。
專利文獻(xiàn)1日本專利特開2003-263134號公報(bào)發(fā)明內(nèi)容鑒于如上所述的技術(shù)缺陷，本發(fā)明的目的在于提供一種在降低對顯示面板顯示狀態(tài)的影響的同時(shí)，又能夠靈活適應(yīng)各種顯示面板的顯示特性的驅(qū)動器。
本發(fā)明涉及的顯示驅(qū)動器包括驅(qū)動顯示面板的掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器、包括多個(gè)OTP(一次可編程只讀存儲器，One-Time-PROM)單元的OTP電路、控制電路和控制寄存器。在初始設(shè)定時(shí)，對應(yīng)該顯示面板的顯示特性的顯示特性參數(shù)被寫入該OTP電路；該控制寄存器存儲從OTP電路供給的該顯示特性參數(shù)；該多個(gè)OTP單元的每一個(gè)都包括具有浮置柵的浮置柵晶體管；在需要從OTP電路讀出所述顯示特性參數(shù)時(shí)，所述控制電路將讀出信號指令輸出到所述OTP電路；當(dāng)將所述顯示特性參數(shù)寫入所述OTP電路時(shí)，所述控制電路又將寫入信號指令輸出給所述OTP電路；在所述顯示面板的非顯示周期的前半期內(nèi)所設(shè)定的給定時(shí)序進(jìn)行從所述OTP電路讀出所述顯示特性參數(shù)、然后再寫入所述控制寄存器的刷新動作。
根據(jù)本發(fā)明，即使由于刷新動作致使電源電壓等發(fā)生變化，也可以緩和帶給顯示面板顯示狀態(tài)的影響。另外，根據(jù)本發(fā)明，由于OTP電路含有浮置柵晶體管，所以比較容易把OTP電路內(nèi)置于驅(qū)動器中。根據(jù)本發(fā)明，由于能夠在顯示驅(qū)動器中存儲任何顯示特性參數(shù)，因而，本發(fā)明的顯示驅(qū)動器又可以靈活地適應(yīng)各種各樣的顯示面板。
另外，本發(fā)明的所述多個(gè)OTP單元的各單元包括設(shè)置在第一電源的節(jié)點(diǎn)和第二電源的節(jié)點(diǎn)之間的判定用晶體管，在所述判定用晶體管的柵極，也可以輸入基準(zhǔn)電壓。由此，各個(gè)OTP單元可以將寫入的數(shù)據(jù)正確地輸出。
另外，本發(fā)明的所述多個(gè)OTP單元的每一個(gè)包括在所述第一電源的節(jié)點(diǎn)和所述第二電源的節(jié)點(diǎn)之間，與判定用晶體管串聯(lián)設(shè)置的第一輸出用晶體管、在連接所述第一輸出用晶體管的柵極的第一節(jié)點(diǎn)和所述第二電源節(jié)點(diǎn)之間設(shè)置的第二輸出用晶體管；所述第二輸出用晶體管的漏極及柵極也可以與所述第一節(jié)點(diǎn)連接。由此，各個(gè)OTP單元就能夠輸出存儲在各個(gè)OTP單元中的數(shù)據(jù)。
另外，本發(fā)明的所述多個(gè)OTP單元的各單元包括在連接所述浮置柵晶體管的漏極的第二節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間設(shè)置的讀出用晶體管，所述讀出用晶體管的柵極上也可以被輸入所述讀出信號。由此，可以讀出在各個(gè)OTP單元存儲的數(shù)據(jù)。
另外，本發(fā)明的所述多個(gè)OTP單元的各單元包括設(shè)置在所述第二節(jié)點(diǎn)和所述第二電源節(jié)點(diǎn)之間的寫入用晶體管，在所述寫入用晶體管的柵極上，也可以輸入所述寫入信號。由此，可以對任何OTP單元進(jìn)行寫入。
另外，本發(fā)明的所述多個(gè)OTP單元的每一個(gè)包括在所述第一電源的節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間、與浮置柵晶體管并聯(lián)設(shè)置的保護(hù)用晶體管，當(dāng)所述控制電路不對所述OTP電路進(jìn)行讀出或?qū)懭霑r(shí)，也可以向所述保護(hù)用晶體管的柵極輸出用于保護(hù)所述浮置柵晶體管不致劣化的保護(hù)信號。由此，浮置柵晶體管就可以受到保護(hù)，不被干擾電壓所影響。
另外，本發(fā)明的所述OTP電路包括具有浮置柵晶體管的參考單元，所述參考單元發(fā)生所述基準(zhǔn)電壓，也可以把所述基準(zhǔn)電壓供給所述判定用晶體管。由此，就可以把參考單元的劣化特性變成對應(yīng)于OTP電路的劣化特性的劣化特性。
另外，本發(fā)明的所述參考單元包括設(shè)在所述第一電源的節(jié)點(diǎn)和所述第二電源的節(jié)點(diǎn)之間的第三輸出用晶體管，在所述第三輸出用晶體管的柵極連接的節(jié)點(diǎn)和所述第一電源的節(jié)點(diǎn)之間設(shè)有所述浮置柵晶體管，所述第三輸出用晶體管的電流電容也可以比所述OTP單元的所述第一輸出用晶體管的電流定容小。由此，可以向OTP電路輸出最優(yōu)基準(zhǔn)電壓。
另外，本發(fā)明的所述控制電路在所述非顯示周期，也可以控制所述掃描驅(qū)動器驅(qū)動所述顯示面板的電壓和所述數(shù)據(jù)驅(qū)動器驅(qū)動顯示面板的電壓使其相同。由此，就可以降低刷新動作時(shí)對顯示面板的影響。
另外，本發(fā)明的所述控制電路在控制顯示驅(qū)動器的處理器正在與所述控制電路進(jìn)行存取期間，也能夠不激活所述OTP電路的刷新動作。由此，可以防止電源電壓變化等造成的誤動作。
另外，本發(fā)明的顯示驅(qū)動器包括電源電路，該顯示特性參數(shù)包括反差調(diào)整參數(shù)，所述電源電路也可以根據(jù)從所述控制寄存器接受的由所述OTP電路寫入到所述寄存器的所述反差調(diào)整參數(shù)輸出既定的電壓。由此，電源電路能夠向顯示面板輸出最佳驅(qū)動電壓。
另外，本發(fā)明也可以是這樣的顯示驅(qū)動器其包括驅(qū)動顯示面板的掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器、非易失性存儲電路、控制電路和控制寄存器；在初期設(shè)定時(shí)，將對應(yīng)于所述顯示面板的顯示特性的顯示特性參數(shù)寫入所述非易失性存儲電路；所述寄存器則存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路在所述顯示面板的非顯示周期的前半期內(nèi)設(shè)定的既定時(shí)限，執(zhí)行從所述非易失性存儲電路讀出所述顯示特性參數(shù)、并且將所述顯示特性參數(shù)再次寫入所述寄存器的刷新動作。
另外，本發(fā)明還可以是這樣的顯示驅(qū)動器其包括驅(qū)動顯示面板的掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器、非易失性存儲電路、控制電路和控制寄存器；在初期設(shè)定時(shí)，把對應(yīng)于所述顯示面板的顯示特性的顯示特性參數(shù)寫入所述非易失性存儲電路；所述寄存器存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路在所述顯示面板的非顯示周期內(nèi)設(shè)定的既定時(shí)序，執(zhí)行從所述非易失性存儲電路讀出所述顯示特性參數(shù)、并且將所述顯示特性參數(shù)再次寫入所述寄存器的刷新動作；而在控制顯示驅(qū)動器的處理器單元向所述控制電路進(jìn)行存取的期間，使所述非易失性存儲電路的所述刷新動作處于非激活狀態(tài)。
另外，本發(fā)明也可以是這樣的顯示驅(qū)動器其包括驅(qū)動顯示面板的掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器、非易失性存儲電路、控制電路和控制寄存器；在初期設(shè)定時(shí)，將對應(yīng)于所述顯示面板的顯示特性的顯示特性參數(shù)寫入所述非易失性存儲電路；所述寄存器存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路在所述顯示面板的非顯示周期內(nèi)設(shè)定的既定時(shí)序，執(zhí)行從所述非易失性存儲電路讀出所述顯示特性參數(shù)、并且將所述顯示特性參數(shù)再次寫入所述寄存器的刷新動作；在所述非顯示期間，控制成使所述掃描驅(qū)動器驅(qū)動顯示面板的驅(qū)動電壓和所述數(shù)據(jù)驅(qū)動器驅(qū)動顯示面板的電壓一致。
另外，本發(fā)明還提供一種電子設(shè)備，其包括上面所述的任何一條記載的顯示驅(qū)動器、顯示面板和控制所述顯示驅(qū)動器的處理器單元。


圖1是表示電氣光學(xué)裝置的框圖。
圖2是表示OTP電路、控制寄存器及控制電路的連接關(guān)系框圖。
圖3是表示由一個(gè)OTP單元群構(gòu)成的OTP電路、控制電路和控制寄存器的框圖。
圖4是表示OTP單元的電路圖。
圖5是表示對OTP單元的各動作的保護(hù)信號、讀出信號及寫入信號的信號電平的示意圖。
圖6是參考單元的電路圖。
圖7是表示將反差調(diào)整參數(shù)寫入控制寄存器的刷新動作的時(shí)序圖。
圖8是表示刷新動作的時(shí)間和電源電壓關(guān)系的示意圖。
圖9是表示執(zhí)行了寫入動作的OTP單元在讀出動作時(shí)流過的貫通電流的回路圖。
圖10是表示在MPU存取時(shí)將刷新動作設(shè)定成非激活狀態(tài)的邏輯電路圖。
圖11是表示圖10的邏輯電路的輸入信號和輸出信號的關(guān)系的時(shí)序波形圖。
圖12是控制寄存器所包含的鎖存電路的電路圖。
圖13是表示被外加于顯示面板像素的電壓的時(shí)序波形圖。
具體實(shí)施例方式
以下參照附圖對本發(fā)明的一個(gè)實(shí)施例進(jìn)行說明。但是，下面說明的實(shí)施例并不用于限制權(quán)利要求所記載的本發(fā)明的內(nèi)容。而且，以下說明的結(jié)構(gòu)并不是全部都是本發(fā)明的要件。
1.電氣光學(xué)裝置圖1是表示電氣光學(xué)裝置1的框圖。電氣光學(xué)裝置1包括MPU10(廣義地說，是控制顯示驅(qū)動器的處理單元)、顯示面板20(狹義地說，是液晶屏)和顯示驅(qū)動器30。
顯示驅(qū)動器30包括OTP電路(廣義地說，是非易失性存儲電路)100、顯示RAM 200、RAM控制電路300、控制寄存器400、電源電路500、掃描驅(qū)動器600、數(shù)據(jù)驅(qū)動器700和控制電路800。OTP電路100包括多個(gè)OTP單元130?？刂齐娐?00根據(jù)來自MPU10的控制信號，控制OTP電路100、RAM控制電路300、控制寄存器400、電源電路500、掃描驅(qū)動器600及數(shù)據(jù)驅(qū)動器700。
OTP電路100根據(jù)控制電路800的控制信號，例如存儲反差調(diào)整參數(shù)(廣義地說就是顯示特性參數(shù))?？刂萍拇嫫?00根據(jù)OTP電路100的輸出及控制電路800的控制信號來儲存反差調(diào)整參數(shù)。電源電路500則根據(jù)由控制寄存器400供給的反差調(diào)整參數(shù)發(fā)生給定的電壓，將此給定電壓供給掃描驅(qū)動器600及數(shù)據(jù)驅(qū)動器700。RAM控制電路300根據(jù)控制電路800的控制信號來控制顯示RAM200。顯示RAM 200根據(jù)RAM控制電路300的控制信號，例如儲存一幅畫面量的顯示數(shù)據(jù)、并將顯示數(shù)據(jù)輸出給數(shù)據(jù)驅(qū)動器700。另外，在以下的附圖中標(biāo)記同樣符號的部件實(shí)質(zhì)上相同。
2.OTP電路圖2是表示OTP電路100、控制寄存器400及控制電路800的連接關(guān)系的框圖。OTP電路100包括例如10個(gè)OTP單元130、即各OTP單元OTP11～OTP15及各OTP單元OTP21～OTP25。參考單元110對OTP11～OTP15及OTP21～OTP25的各單元的輸入REF端輸出基準(zhǔn)電壓(Reference-Voltage)。各單元OTP11～OTP15及OTP21～OTP25分別儲存例如1位數(shù)的信息。另外，各單元OTP11～OTP15及OTP21～OTP25的輸出RQ分別連接控制寄存器400。在本實(shí)施例中，將各單元OTP11～OTP15作為第一OTP單元群101，將各單元OTP21～OTP25作為第二OTP單元群102，第一OTP單元群101及第二OTP單元群102例如能夠儲存5位數(shù)的數(shù)據(jù)，但是并不局限于此。OTP單元130也可以設(shè)計(jì)成能夠儲存2位數(shù)的信息那樣的構(gòu)成。
在初期設(shè)定時(shí)，在第一OTP單元群101或者第二OTP單元群102的其中至少一方中，根據(jù)控制電路800的控制，寫入反差調(diào)整參數(shù)。例如在對OTP11進(jìn)行寫入的場合，控制電路800將高電平寫入信號WRS11輸出給OTP11的輸入WR端。另外，控制電路800又將用于選擇第一OTP單元群101或者第二OTP單元群102的任何一方的輸出用的位信息寫入屏蔽位ROM 121或者屏蔽位ROM122。例如，在將存儲第二OTP單元群102的數(shù)據(jù)輸出給控制寄存器400的場合，只要將屏蔽位ROM 122的輸出處于低電平的位信息在初期設(shè)定時(shí)寫入屏蔽位ROM 122就可以了。另外，本實(shí)施例中，各個(gè)屏蔽位ROM 121、122都由具有浮置柵的浮置柵晶體管(廣義地說則是非易失性儲存元件)構(gòu)成。
控制電路800包括兩種讀出模式(讀出模式1、讀出模式2)。
采用讀出模式1時(shí)，與寫入于各個(gè)屏蔽位ROM 121、122的位信息相對應(yīng)，控制電路800將讀出信號XREAD輸出給第一OTP單元群101或者第二OTP單元群102的任何一方。由此，儲存在第一OTP單元群101或者第二OTP單元群102的任何一方中的反差調(diào)整參數(shù)被輸出給控制寄存器400。
例如，在只對屏蔽位ROM 121執(zhí)行寫入操作的場合，也就是說，屏蔽位ROM 121的輸出為低電平、而屏蔽位ROM 122的輸出為高電平時(shí)，存儲第一OTP單元群101的反差調(diào)整參數(shù)用于反差調(diào)整。反之，在只對屏蔽位ROM 122執(zhí)行寫入操作的場合，也就是說，屏蔽位ROM 121的輸出為高電平、而屏蔽位ROM 122的輸出為低電平時(shí)，存儲第二OTP單元群102的反差調(diào)整參數(shù)用于反差調(diào)整。另外，各個(gè)屏蔽位ROM 121、122的輸出分別為低電平時(shí)，存儲第二OTP單元群102的反差調(diào)整參數(shù)用于反差調(diào)整。
由于寫入各個(gè)屏蔽位ROM 121、122的位信息存儲了控制寄存器400，所以，控制電路800通過檢查控制寄存器400的輸出就可以檢查寫入各個(gè)屏蔽位ROM 121、122的位信息。作為變更的例子，也可以將各個(gè)屏蔽位ROM 121、122的輸出RQ連接到控制電路800。另外，各信號的符號的第一個(gè)文字X意味負(fù)邏輯。
采用讀出模式2時(shí)，控制電路800不依賴于存儲各個(gè)屏蔽位ROM 121、122的信息，也能夠?qū)⒆x出信號XREAD輸出給第一OTP單元群101或者第二OTP單元群102中的任何一方的OTP單元群。
在從OTP電路100讀出反差調(diào)整參數(shù)時(shí)，控制電路800將讀出信號XREAD輸出給OTP電路100。例如，讀出信號XREAD被輸入給OTP電路100的OTP21的輸入RD端。在這里，在讀出模式1的場合，在只寫入屏蔽位ROM 121時(shí)選擇第一OTP單元群101，在只寫入屏蔽位ROM 122時(shí)、或者屏蔽位ROM 121、122雙方都被寫入時(shí)，就選擇第二OTP單元群102。另外，在讀出模式2的場合，借助于控制電路800來選擇任意的OTP單元群。另外，存儲所選OTP單元群的反差調(diào)整參數(shù)使用于反差調(diào)整。
如上所述，本實(shí)施例中，可以借助于控制電路800將兩個(gè)OTP單元群分開使用。本實(shí)施例的浮置柵晶體管PROM是不可擦的OTPROM(One-Time-PROM)，但是，由于OTP電路100設(shè)有多個(gè)OTP單元群，因此能夠?qū)Ω冻跗谠O(shè)定時(shí)誤寫入的問題。
作為本實(shí)施方式的一個(gè)實(shí)施例，存儲OTP電路100的是5位的反差調(diào)整參數(shù)，但是，也可以存儲其他的顯示特性參數(shù)。例如，通過改變OTP單元130的數(shù)目，除反差調(diào)整參數(shù)外，也可以在OTP電路100存儲顯示特性參數(shù)(例如階調(diào)信息、起振頻率、PWM設(shè)定信息等)。對于階調(diào)信息，例如可以考慮用于FRC(幀速控制)驅(qū)動方式的幀速等。另外，對于PWM設(shè)定信息，可以考慮階調(diào)時(shí)鐘脈沖的脈沖上升時(shí)間的設(shè)定信息等。
還有，電氣光學(xué)裝置1或者顯示驅(qū)動器30的固有信息(例如產(chǎn)品編號、ID號、批號等)也可以存儲OTP電路100。另外，參考單元110也可以設(shè)在各個(gè)OTP單元130內(nèi)。
圖3是表示一個(gè)OTP單元群構(gòu)成的OTP電路190、控制電路800和控制寄存器400的示意圖。雖然作為一例，圖3的OTP單元群103是由5個(gè)OTP單元130構(gòu)成的，但是，和圖2的說明一樣，并不局限于此。參考單元110則向各個(gè)OTP單元OTP31～OTP35的輸入REF端輸出基準(zhǔn)電壓(Reference-Voltage)。
初期設(shè)定時(shí)，控制電路800將反差調(diào)整參數(shù)寫入OTP電路190。在讀出反差調(diào)整參數(shù)時(shí)，控制電路800將讀出信號XREAD輸出給各個(gè)OTP單元OTP31～OTP35的輸入RD端。由此，OTP電路190向控制寄存器400輸出反差調(diào)整參數(shù)。
作為本發(fā)明的一個(gè)變更例，也可以采用圖3所示的OTP電路190來取代圖2的OTP電路100。
圖4是表示OTP單元130的電路圖。另外，圖5是表示對OTP單元130的各種動作(寫入、讀出、待命)的電壓VOTP的數(shù)值、與保護(hù)信號XPROT、讀出信號XREAD及寫入信號WRROM的信號電平的示意圖。
對于圖4的OTP單元130既不執(zhí)行讀出也不執(zhí)行寫入的場合、即在待命期間，控制電路800將圖5所示的現(xiàn)役(低電平)的保護(hù)信號XPROT輸出給保護(hù)晶體管PTR的柵極。也就是，如圖5所示的那樣，保護(hù)晶體管PROM處于工作狀態(tài)。這樣一來，因?yàn)楦≈脰啪w管PROM的源極及漏極達(dá)到同電位，所以能夠防止浮置柵晶體管PROM的劣化。另外，按照圖5，在待命時(shí)，電壓VOTP被設(shè)定為待命電壓VST(例如3V)，但是，待命電壓VST也可以是電壓VSS。另外，圖4的符號REF表示參考單元110的輸出。
初期設(shè)定時(shí)，在執(zhí)行寫入圖4的OTP單元130的動作的場合，控制電路800將電壓VOTP設(shè)定成寫入用電壓VWR(例如7V)。另外，控制電路800將如圖5所示的現(xiàn)役(高電平)的寫入信號WRROM輸出給寫入用晶體管WTR的柵極。這樣一來，如圖5所示的那樣，寫入用晶體管WTR處于接通狀態(tài)。電壓VSS例如是0V。也就是說，在浮置柵晶體管PROM的源極上外加電壓VWR，在浮置柵晶體管PROM的漏極上外加電壓VSS。這樣，當(dāng)高電壓(寫入用電壓VWR)外加于浮置柵晶體管PROM時(shí)，浮置柵晶體管PROM內(nèi)的PN結(jié)就擊穿，發(fā)射電子。所發(fā)射的電子被浮置柵晶體管PROM的柵極捕獲，因而在浮置柵晶體管PROM的溝道區(qū)域形成溝道。即，在執(zhí)行寫入浮置柵晶體管PROM的動作時(shí)，浮置柵晶體管PROM的源、漏之間處于電導(dǎo)通。
另外，執(zhí)行寫入動作時(shí)，如圖5所示，保護(hù)信號XPROT的信號電平設(shè)定在高電平(非現(xiàn)役)，保護(hù)晶體管PTR處在斷開狀態(tài)。另外，如圖5所示，輸入到讀出用晶體管RTR的柵極的讀出信號XREAD的信號電平設(shè)定在高電平(非現(xiàn)役)。這樣一來，讀出用晶體管RTR為斷開狀態(tài)，而晶體管TR1及TR2就處于導(dǎo)通狀態(tài)。由于在晶體管TR1的源極上外加電壓VSS，因此圖4的OTP單元130的輸出RQ的電壓為VSS。即，執(zhí)行寫入動作時(shí)，OTP單元130的輸出RD端的電壓成為VSS。另外，如圖5所示，由于依靠晶體管TR2的接通，第一及第二輸出用晶體管QTR1、QTR2各自的柵極上外加了電壓VSS，因而，第一及第二輸出用晶體管QTR1、QTR2處于切實(shí)的斷開狀態(tài)。
在從圖4的OTP單元130進(jìn)行讀出的場合，控制電路800將如圖5所示的現(xiàn)役(低電平)讀出信號XREAD輸出到讀出用晶體管RTR的柵極，而將非現(xiàn)役(低電平)寫入信號WRPOM輸出到寫入用晶體管WTR的柵極。這樣一來，讀出用晶體管RTR轉(zhuǎn)為接通狀態(tài)，而晶體管TR1、晶體管TR2以及寫入用晶體管WTR都轉(zhuǎn)為斷開狀態(tài)。另外，控制電路800還將非現(xiàn)役(高電平)保護(hù)信號XPROT輸出到保護(hù)晶體管PTR的柵極。由此，保護(hù)晶體管PTR轉(zhuǎn)為斷開狀態(tài)。
更進(jìn)一步，如圖5所示，控制電路800將電壓VOTP設(shè)定成讀出用電壓VRD(例如3V)。另外，參考單元110的輸出(廣義地說就是基準(zhǔn)電壓)則被供給到判定用晶體管DTR的柵極。在對圖4的浮置柵晶體管PROM執(zhí)行寫入動作的場合，由于浮置柵晶體管PROM的源、漏之間是導(dǎo)通的，所以在圖4的第一及第二節(jié)點(diǎn)ND1、ND2上流過電流。即，第一及第二輸出用晶體管QTR1、QTR2轉(zhuǎn)為接通狀態(tài)。由于第一及第二輸出用晶體管QTR1、QTR2設(shè)計(jì)成相互相等的尺寸，因此，晶體管QTR1、QTR2各自的電流供給能力是相同的。總之，由于各個(gè)晶體管QTR1、QTR2的柵極連接于節(jié)點(diǎn)ND1，因而，晶體管QTR1的接通電阻與晶體管QTR2的一樣小。另外，由于判定用晶體管DTR的柵極上供給參考單元110的輸出，因此，判定用晶體管DTR接通，但是，因?yàn)閰⒖紗卧?10的輸出電壓設(shè)得比較高，所以判定用晶體管DTR的電流供給能力要比晶體管QTR1的電流供給能力小。總之，由于晶體管QTR1的接通電阻比晶體管DTR的接通電阻小，所以圖4的OTP單元130的輸出RD端的電壓屬于低電平的電壓(略高于電壓VSS的電壓)。
可是，在圖4的浮置柵晶體管PROM是沒被寫入的浮置柵晶體管PROM的場合，由于浮置柵晶體管PROM的源、漏之間沒有電導(dǎo)通，因此，第一及第二節(jié)點(diǎn)ND1、ND2上沒有電流流過。這樣，第一及第二輸出用晶體管QTR1、QTR2就如圖5所示那樣，轉(zhuǎn)為斷開狀態(tài)。由此，由于晶體管QTR1的接通電阻與晶體管DTR的接通電阻相比足夠大，因而，圖4的OTP單元130的輸出RQ端的電壓就成為高電平電壓(略低于讀出電壓VRD)。
圖6是參考單元110的電路圖。浮置柵晶體管RPROM例如在產(chǎn)品檢查時(shí)進(jìn)行寫入。這樣，浮置柵晶體管RPROM的源、漏之間轉(zhuǎn)為電導(dǎo)通狀態(tài)。此外，雖然這里的浮置柵晶體管RPROM和圖4的浮置柵晶體管PROM的尺寸、結(jié)構(gòu)一樣，但是并不局限于此。另外，第三輸出用晶體管QTR3的尺寸設(shè)計(jì)得比圖4的第一輸出用晶體管QTR1的尺寸小。例如，第三個(gè)輸出用晶體管的尺寸是第一輸出用晶體管QTR1的尺寸的1/8。第四輸出用晶體管QTR4則按照與圖4的第一輸出用晶體管QTR1同樣的尺寸來構(gòu)成。
產(chǎn)品檢查時(shí)，在向圖6的參考單元110進(jìn)行寫入的場合，如前所述，控制電路800將電壓VOTP設(shè)定為寫入用電壓VWR(例如7V)。另外，控制電路800將如圖5所示的現(xiàn)役(高電平)寫入信號WRROM輸出給寫入用晶體管RWTR的柵極。由此，如圖5所示的那樣，寫入用晶體管RWTR轉(zhuǎn)為接通狀態(tài)。電壓VSS例如是0V。即，在浮置柵晶體管RPROM的源極上外加電壓VWR，在浮置柵晶體管RPROM的漏極上外加電壓VSS。這樣在浮置柵晶體管RPROM上外加高電壓(寫入用電壓VWR)的話，浮置柵晶體管RPROM內(nèi)部的PN結(jié)就被擊穿，電子被發(fā)射出來。發(fā)射出的電子由于被浮置柵晶體管RPROM的柵極捕獲，所以在浮置柵晶體管RPROM的溝道區(qū)域形成溝道。即，在對浮置柵晶體管RPROM進(jìn)行寫入時(shí)，浮置柵晶體管RPROM的源、漏之間電導(dǎo)通。
另外，在執(zhí)行寫入動作時(shí)，如圖5所示，保護(hù)信號XPROT的信號電平設(shè)定在高電平(非現(xiàn)役)，保護(hù)晶體管RPTR處在斷開狀態(tài)。另外，如圖5所示，輸入到讀出用晶體管RRTR的柵極的讀出信號XREAD的信號電平設(shè)定在高電平(非現(xiàn)役)。這樣一來，讀出用晶體管RRTR為斷開狀態(tài)。晶體管TR4及TR5就處于導(dǎo)通狀態(tài)。由于在晶體管TR4的源極上外加電壓VSS，因此，圖6的參考單元110的輸出REF的電壓為VSS。即，執(zhí)行寫入動作時(shí)，參考單元110的輸出REF端的電壓成為VSS。另外，如圖5所示，由于依靠晶體管TR5的接通，第三及第四輸出用晶體管QTR3、QTR4各自的柵極上外加了電壓VSS，因而，第三及第四輸出用晶體管QTR3、QTR4處于切實(shí)的斷開狀態(tài)。
在對圖4的OTP單元130執(zhí)行讀出動作的場合，對圖6的參考單元也執(zhí)行一樣的讀出動作。
在從圖6的參考單元110進(jìn)行讀出時(shí)，控制電路800將如圖5所示的現(xiàn)役(低電平)讀出信號XREAD輸出給讀出用晶體管RRTR的柵極，而將非現(xiàn)役(低電平)寫入信號WRROM輸出給寫入用晶體管RWTR的柵極。由此，讀出用晶體管RRTR轉(zhuǎn)為接通狀態(tài)，晶體管TR4、晶體管TR5以及寫入用晶體管RWTR都轉(zhuǎn)為斷開狀態(tài)。另外，控制電路800還將非現(xiàn)役(高電平)的保護(hù)信號XPROT輸出給保護(hù)晶體管RPTR的柵極。由此，保護(hù)晶體管RPTR轉(zhuǎn)為斷開狀態(tài)。
如前所述，在對OTP單元130執(zhí)行讀出動作時(shí)，控制電路800將電壓VOTP設(shè)定成讀出用電壓VRD(例如3V)，將保護(hù)信號XPROT設(shè)定成非現(xiàn)役(高電平)的信號。因?yàn)閷D6的浮置柵晶體管RPROM執(zhí)行寫入動作，于是浮置柵晶體管RPROM的源、漏之間電導(dǎo)通的所以在圖6的第三及第四節(jié)點(diǎn)ND3、ND4上流過電流。即，第三及第四輸出用晶體管QTR3、QTR4轉(zhuǎn)為接通狀態(tài)，第三輸出用晶體管QTR3的源、漏之間流過電流。這時(shí)，由于第三輸出用晶體管QTR3的尺寸是第四輸出用晶體管QTR4的尺寸的1/8，因此，第三個(gè)輸出用晶體管QTR3的電流供給能力是第四輸出用晶體管QTR4的電流供給能力的1/8。于是，參考單元110的輸出REF處在比晶體管QTR3和晶體管QTR4尺寸一樣時(shí)的電壓電平高的電壓水平上。
本實(shí)施例中，由于參考單元110包括與OTP電路100的浮置柵晶體管PROM尺寸一樣、結(jié)構(gòu)相同的浮置柵晶體管RPROM，因此，參考單元110具有與OTP電路100相同的劣化特性。因而，OTP電路100能夠高精度地儲存顯示特性參數(shù)。此外，作為本實(shí)施例的變更，也可以在參考單元110不設(shè)保護(hù)晶體管RPTR。
3.刷新動作圖7是表示將反差調(diào)整參數(shù)(廣義地說是顯示特性參數(shù))再次寫入控制寄存器時(shí)的刷新動作的時(shí)序圖。基準(zhǔn)時(shí)鐘CL是用內(nèi)部振蕩器等生成的同步信號。在本實(shí)施例中，是按每一幀設(shè)非顯示周期的，但是，也可以按每2幀或者每m(m是3以上的自然數(shù))幀來設(shè)非顯示周期。圖1的RAM控制電路300在顯示周期結(jié)束時(shí)發(fā)生如A1所示的顯示周期終止的脈沖COMEND，并輸出給控制電路800?？刂齐娐?00在接收到顯示周期終止脈沖COMEND時(shí)，如A2所示，使向OTP電路100輸出的讀出信號XREAD與基準(zhǔn)時(shí)鐘CL同步陡降至低電平，之后，如A3所示，使輸出到控制寄存器400的控制寄存器鎖存信號LPOTP陡降至低電平?？刂萍拇嫫?00響應(yīng)控制寄存器鎖存信號LPOTP，從OTP電路100存儲反差調(diào)整參數(shù)。
圖7的A2所示的讀出信號XREAD的下降時(shí)間只比A1所示的顯示周期終止脈沖COMEND的下降時(shí)間晚基準(zhǔn)時(shí)鐘CL的一個(gè)周期?？傊?，本實(shí)施例中，刷新動作開始的時(shí)間設(shè)定在顯示周期終止后的盡可能早的時(shí)刻，即非顯示周期的前半期內(nèi)。此外，非顯示周期的前半期是指，圖7的A4所示的非顯示周期的中心的前一個(gè)期間。
圖8表示刷新動作的時(shí)間和電源電壓的關(guān)系。當(dāng)對OTP電路100執(zhí)行讀出動作時(shí)，如圖8的B1所示，顯示驅(qū)動器內(nèi)的電源電壓會暫時(shí)下降。之后，電源電壓恢復(fù)到電壓VDD。
圖9是表示對執(zhí)行了寫入動作的OTP單元130進(jìn)行讀出動作時(shí)的OTP單元130的狀態(tài)的示意圖。對執(zhí)行了寫入動作的OTP單元130在執(zhí)行讀出動作時(shí)，由于讀出用晶體管RTR轉(zhuǎn)為接通狀態(tài)，浮置柵晶體管PROM的源、漏之間電導(dǎo)通，因此，第二輸出用晶體管QTR2轉(zhuǎn)為接通狀態(tài)。即，在圖9的C1所示的路徑流過貫通電流。因此，在刷新動作時(shí)，圖1的顯示驅(qū)動器30內(nèi)的電源電壓降落。電源電壓的降落有可能對顯示面板的顯示狀態(tài)帶來不良影響。然而，在本實(shí)施例中，因?yàn)樗⑿聞幼鲌?zhí)行在如圖7所示的非顯示周期的前半期內(nèi)，所以在顯示周期開始時(shí)，電源電壓已經(jīng)恢復(fù)至電壓VDD。為此，能夠在對顯示狀態(tài)不產(chǎn)生不良影響的情況下執(zhí)行顯示特性參數(shù)的刷新動作。
圖10表示在MPU存取時(shí)，將刷新動作設(shè)定為非激活的邏輯電路810。這個(gè)邏輯電路810包含在控制電路800中。輸入到邏輯電路810的是來自MPU(廣義地說是控制顯示驅(qū)動器的處理單元)的寫入信號XWR以及讀出信號XRD。另外，控制電路800輸出的讀出信號XREAD以及控制寄存器鎖存信號LPOTP被輸入到邏輯電路810。
邏輯電路810的輸出XREAD′作為控制電路800的讀出信號XREAD被輸入到OTP電路100。另外，邏輯電路810的輸出LPOTP′作為控制電路800的控制寄存器鎖存信號LPOTP被輸入到控制寄存器400。
控制電路800如前所述，響應(yīng)顯示周期終止脈沖COMEND，輸出現(xiàn)役(低電平)讀出信號XREAD以及控制寄存器鎖存信號LPOTP。然而，如果有從MPU到控制電路800的存取操作，寫入信號XWR或者讀出信號XRD就成為現(xiàn)役(低電平)，而電路NAND1的輸出成為高電平。于是，這時(shí)，輸出XREAD′以及LPOTP′就和讀出信號XREAD以及控制寄存器鎖存信號LPOTP無關(guān)，總是處在高電平。即，MPU存取時(shí)，總是不執(zhí)行刷新動作。
圖11是表示圖10的邏輯電路810的輸入信號和輸出信號關(guān)系的時(shí)序波形圖。如圖11所示的那樣，在MPU存取時(shí)，即使讀出信號XREAD以及控制寄存器鎖存信號LPOTP是現(xiàn)役(低電平)，但是輸出XREAD′以及LPOTP′也總是高電平。因?yàn)镸PU存取時(shí)電力消耗增大，如果平行地執(zhí)行刷新動作，產(chǎn)生誤動作的可能性就增加。另外，MPU存取的時(shí)間是非同步的。然而，如果用本實(shí)施例的邏輯電路810，那么，即使對于非同步進(jìn)行的MPU存取時(shí)，刷新動作的無效化仍是可能的。
作為變更例，也可以將邏輯電路810設(shè)置在控制電路800的外側(cè)，另外，控制電路800也可以是不包括邏輯電路810的構(gòu)成。
圖12是控制寄存器400所包括的鎖存電路410的電路圖。多個(gè)鎖存電路410被包括在控制寄存器400內(nèi)，本實(shí)施例中，例如包括12個(gè)鎖存電路410。鎖存電路410的數(shù)據(jù)輸入端子XD分別連接圖2的各屏蔽位ROM 121、122、與各OTP單元OTP11～OTP15以及OTP21～OTP25的輸出RQ。復(fù)位輸入端子XR是在想要強(qiáng)制鎖存電路410的輸出M為低電平時(shí)，輸入低電平信號的端子。例如，在進(jìn)行檢查等時(shí)，當(dāng)參考單元110的浮置柵晶體管RPROM未執(zhí)行寫入動作時(shí)，為了強(qiáng)制使輸出M在低電平，就在復(fù)位輸入端子XR處輸入低電平信號。通常動作時(shí)，復(fù)位輸入端子總是輸入高電平信號。
在時(shí)鐘輸入端子CP輸入來自控制電路800的控制寄存器鎖存信號LPOTP(LPOTP′)。在時(shí)鐘輸入端子XCP輸入控制寄存器鎖存信號LPOTP(LPOTP′)的反轉(zhuǎn)信號，即反轉(zhuǎn)鎖存信號XLPOTP。各個(gè)倒相器CG1、CG2都具有鐘控CMOS柵。例如，倒相器CG1在向倒相器CG1的端子PG1輸入低電平信號，同時(shí)，向倒相器CG1的端子NG1輸入高電平信號時(shí)，倒相器的功能為現(xiàn)役。即，倒相器CG1的輸入IN1所輸入的信號的反轉(zhuǎn)信號從輸出端Q1輸出。反之，在倒相器CG1的各個(gè)端子PG1、NG1分別同時(shí)輸入高電平、低電平信號的場合，倒相器CG1的輸出Q1成為高阻抗?fàn)顟B(tài)。倒相器CG2也是一樣地動作。
在此，考察當(dāng)屏蔽位ROM 121、122或者OTP單元130的輸出RQ為高電平時(shí)，即，數(shù)據(jù)輸入端子XD被輸入高電平信號的情況。執(zhí)行刷新動作時(shí)，輸入到端子CP的控制寄存器鎖存信號LPOTP(LPOTP′)即如圖11的D1所示處于低電平。于是，輸入到端子XCP上的反轉(zhuǎn)鎖存信號XLPOTP為高電平。由此，由于在倒相器CG1的端子PG1被輸入低電平信號，端子NG1上被輸入高電平信號，所以，倒相器CG1的倒相器功能為有效。即，由于在倒相器CG1的輸入IN1上輸入高電平信號，因此，從倒相器CG1的輸出Q1輸出低電平信號。由于倒相器CG2的輸出Q2處于高阻抗?fàn)顟B(tài)，因此，此時(shí)的鎖存電路410的輸出M為低電平。進(jìn)而，由于輸入到端子XR的高電平信號及來自輸出Q的低電平信號被輸入到電路NAND2，因此，電路NAND2就將高電平信號輸出到倒相器CG2的輸入端IN2。
這時(shí)，如圖11的D2所示，由于輸入到端子CP的控制寄存器鎖存信號LPOTP(LPOTP′)為高電平，與此同時(shí)，輸入到端子XCP的反轉(zhuǎn)鎖存信號XLPOTP為低電平。由此，由于在倒相器CG2的端子NG2被輸入高電平信號，而在倒相器CG2的端子PG2上輸入低電平信號，因此，倒相器CG2的倒相器功能為有效。即，由于倒相器CG2的輸入IN2輸入來自電路NAND2的高電平信號，因此，從倒相器CG2的輸出Q2輸出低電平信號。由于倒相器CG1的輸出Q1處于高阻抗?fàn)顟B(tài)，此時(shí)的鎖存電路410的輸出M為低電平。
總之，如果在鎖存電路410的數(shù)據(jù)輸入端子XD上輸入高電平信號，那么，鎖存電路410的輸出M總是低電平。在數(shù)據(jù)輸入端子XD上輸入低電平信號時(shí)，由于也可以做同樣的考慮，所以鎖存電路410的輸出M總是高電平。
在控制寄存器鎖存信號LPOTP(LPOTP′)為高電平期間，即CG2為有效的周期內(nèi)，由于電路NAND2的輸出得以保持，因此，可以將由電路NAND2以及倒相器CG2構(gòu)成的部分看作保持電路411?？傊i存電路410具有倒相器的功能和保持電路411的功能。
例如，在圖2的屏蔽位ROM 121所包括的浮置柵晶體管PROM上執(zhí)行寫入的場合，屏蔽位ROM 121的輸出RQ是低電平。但是，由于這個(gè)輸出RQ被輸入給鎖存電路410，因此，經(jīng)由鎖存電路410的倒相器CG1，從鎖存電路410的輸出M輸出高電平信號?？傊?，在執(zhí)行寫入圖2的屏蔽位ROM 121的場合，由于控制寄存器400的輸出為高電平，所以可以取得初期設(shè)定時(shí)的寫入與控制寄存器400的輸出的整合。由此，使用本實(shí)施例的顯示驅(qū)動器30的用戶能夠很容易地進(jìn)行初期設(shè)定(反差調(diào)整參數(shù)的設(shè)定等等)。
此外，作為鎖存電路410的變更，也可以將倒相器CG1換成CMOS倒相器、將保持電路411換成雙穩(wěn)態(tài)多諧振蕩器電路等，但是，因?yàn)楸緦?shí)施例采用了鐘控CMOS柵，所以可以縮小鎖存電路410的電路規(guī)模。
圖13是表示外加在顯示面板像素上的電壓的時(shí)序波形圖。例如，在非顯示周期，如E1所示，對掃描線外加電壓MV2，如E2所示，對數(shù)據(jù)線外加電壓V1時(shí)，在對應(yīng)的像素上，就如E3所示的那樣外加電壓(MV2-V1，例如是-6V)。在非顯示周期，圖1的掃描驅(qū)動器600對掃描線供給電壓VC。另外，在非顯示周期，如E4所示，圖1的數(shù)據(jù)驅(qū)動器700對數(shù)據(jù)線供給電壓VC。即，如E5所示，在非顯示周期，外加在像素上的電壓為0V?？傊?，在非顯示期間，因?yàn)閽呙栩?qū)動器600供給掃描線的電壓和數(shù)據(jù)驅(qū)動器700供給數(shù)據(jù)線的電壓相同，由此，外加于像素的電壓設(shè)定在0V。由于外加于像素的電壓為0V，因此，即使刷新動作造成電壓降落，顯示面板的顯示狀態(tài)完全不受影響。通過所述的原理，本實(shí)施例能實(shí)現(xiàn)對顯示狀態(tài)的不良影響更少的刷新動作。
4.效果就本實(shí)施例而言，對于OTP電路100(廣義為非易失性存儲電路)使用了浮置柵晶體管PROM(狹義為OTP單次可編程)。由于浮置柵晶體管PROM是將通常的晶體管的柵極做成浮置狀態(tài)，因此，就可以容易地在顯示驅(qū)動器內(nèi)用現(xiàn)成的工藝來制造。即，能夠削減制造成本。另外，本實(shí)施例中所用的浮置柵晶體管PROM也可以是可擦除PROM。
另外，就本實(shí)施例而言，刷新動作的時(shí)間設(shè)定在非顯示周期的前半期。因此，即使因?yàn)樗⑿聞幼髟斐呻妷航德?，由于不對顯示面板的顯示狀態(tài)產(chǎn)生影響，所以能夠抑制畫面的閃爍，以更高的畫質(zhì)驅(qū)動顯示面板。隨著今后顯示面板的高分辨率技術(shù)的發(fā)展，來自外部的靜電等的影響更強(qiáng)一層，刷新動作的動作次數(shù)也增加?？傊緦?shí)施例因?yàn)槟軌蚪档退⑿聞幼魉o予顯示狀態(tài)的影響，所以即使是高解像度的顯示面板也能夠發(fā)揮極大的效果。
另外，顯示面實(shí)現(xiàn)高分辨率時(shí)，由于顯示數(shù)據(jù)的數(shù)據(jù)量增大，MPU的存取次數(shù)也增大。然而，本實(shí)施例中，MPU(廣義為控制顯示驅(qū)動器的處理單元)向控制電路800進(jìn)行存取的期間，是按照不執(zhí)行刷新動作來構(gòu)成。雖然MPU存取消耗較大的電力，但是，由于在MPU存取時(shí)刷新動作被設(shè)定為非激活狀態(tài)，所以可以回避電源電壓降落造成的誤動作。例如，圖10的邏輯電路810就可以在MPU存取時(shí)將刷新動作設(shè)定在非激活狀態(tài)。
另外，顯示面板實(shí)現(xiàn)高分辨率時(shí)，如果在非顯示周期執(zhí)行刷新動作，有可能畫面的模糊等比較顯著。本實(shí)施例在非顯示周期，能夠?qū)⒐┙o掃描線的電壓和供給數(shù)據(jù)線的電壓設(shè)定成相同。即，在非顯示周期，可以使外加在顯示面板各像素上的電壓為0V。由此，本實(shí)施例防止了畫面的模糊，且能夠以更高的畫質(zhì)驅(qū)動高分辨率的顯示面板。
另外，本實(shí)施例對于解像度低的顯示面板也能發(fā)揮如上所述的同樣的效果。本實(shí)施例能夠驅(qū)動各種各樣的顯示面板20(例如TFT液晶、TFD液晶、單純矩陣式液晶、有機(jī)EL屏、無機(jī)EL屏等等)。另外，也能夠?qū)?yīng)各種各樣的驅(qū)動方式(比如MSL驅(qū)動、PWM驅(qū)動方式等)。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。例如，在說明書或者附圖的記載中作為廣義、同義的用語，即使在說明書或者附圖以外的記載中，也可以置換成廣義、同義的用語。
符號說明1電氣光學(xué)裝置 10MPU(處理單元)20顯示面板 30顯示驅(qū)動器100OTP電路(非易失性存儲電路)、110參考單元 120屏蔽位ROM130OTP單元 200顯示RAM300RAM控制電路 400控制寄存器500電源電路 600掃描驅(qū)動器700數(shù)據(jù)驅(qū)動器 800控制電路DTR判定用晶體管 RDR讀出用晶體管PROM、RPROM浮置柵晶體管PTR、RPTR保護(hù)晶體管 QTR1第一輸出用晶體管QTR2第二輸出用晶體管QTR3第三輸出用晶體管QTR4第四輸出用晶體管WTR、RWTR寫入用晶體管
權(quán)利要求
1.一種顯示驅(qū)動器，包括掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器，用于驅(qū)動顯示面板；一次可編程只讀存儲器電路，包括多個(gè)一次可編程只讀存儲器單元；控制電路；以及控制寄存器；其特征在于在初期設(shè)定時(shí)，所述一次可編程只讀存儲器電路中被寫入與所述顯示面板的顯示特性對應(yīng)的顯示特性參數(shù)；所述控制寄存器存儲由所述一次可編程只讀存儲器電路供給的所述顯示特性參數(shù)；所述多個(gè)一次可編程只讀存儲器單元的每一個(gè)均包括帶有浮置柵的浮置柵晶體管；在從所述一次可編程只讀存儲器電路讀出所述顯示特性參數(shù)時(shí)，所述控制電路向所述一次可編程只讀存儲器電路輸出讀出信號；在將所述顯示特性參數(shù)寫入所述一次可編程只讀存儲器電路時(shí)，所述控制電路向所述一次可編程只讀存儲器電路輸出寫入信號；以及在所述顯示面板的非顯示周期的前半期內(nèi)設(shè)定的給定時(shí)間，所述控制電路執(zhí)行刷新動作，所述刷新動作包括從所述一次可編程只讀存儲器電路讀出所述顯示特性參數(shù)并重新寫入所述控制寄存器。
2.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述多個(gè)一次可編程只讀存儲器單元中的每個(gè)均包括設(shè)置在第一電源的節(jié)點(diǎn)和第二電源的節(jié)點(diǎn)之間的判定用晶體管；在所述判定用晶體管的柵極輸入基準(zhǔn)電壓。
3.根據(jù)權(quán)利要求2所述的顯示驅(qū)動器，其特征為所述多個(gè)一次可編程只讀存儲器單元中的每個(gè)均包括第一輸出用晶體管，其與所述判定用晶體管串聯(lián)設(shè)置在所述第一電源的節(jié)點(diǎn)和第二電源的節(jié)點(diǎn)之間；以及第二輸出用晶體管，其設(shè)置在連接所述第一輸出用晶體管的柵極的第一節(jié)點(diǎn)和所述第二電源的節(jié)點(diǎn)之間；以及所述第二輸出用晶體管的漏極及柵極與所述第一節(jié)點(diǎn)連接。
4.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于所述多個(gè)一次可編程只讀存儲器單元中的每個(gè)均包括讀出用晶體管，其設(shè)置在與所述浮置柵晶體管的漏極連接的第二節(jié)點(diǎn)和所述第一節(jié)點(diǎn)之間；在所述讀出用晶體管的柵極輸入所述讀出信號。
5.根據(jù)權(quán)利要求4所述的顯示驅(qū)動器，其特征在于所述多個(gè)一次可編程只讀存儲器單元中的每個(gè)均包括寫入用晶體管，其設(shè)置在所述第二節(jié)點(diǎn)和所述第二電源的節(jié)點(diǎn)之間；在所述寫入用晶體管的柵極輸入所述寫入信號。
6.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于所述多個(gè)一次可編程只讀存儲器單元中的每個(gè)均包括保護(hù)晶體管，其與所述浮置柵晶體管并聯(lián)設(shè)置在所述第一電源的節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間；所述控制電路在不對所述一次可編程只讀存儲器電路執(zhí)行讀出或?qū)懭霑r(shí)，向所述保護(hù)晶體管的柵極輸出保護(hù)信號，用于保護(hù)所述浮置柵晶體管防止劣化。
7.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于所述一次可編程只讀存儲器電路包括具有所述浮置柵晶體管的參考單元；所述參考單元生成所述基準(zhǔn)電壓，并將所述基準(zhǔn)電壓供給所述判定用晶體管。
8.根據(jù)權(quán)利要求7所述的顯示驅(qū)動器，其特征在于所述參考單元包括第三輸出用晶體管，其設(shè)在所述第一電源的節(jié)點(diǎn)和所述第二電源的節(jié)點(diǎn)之間；在所述第三輸出用晶體管的柵極所連接的節(jié)點(diǎn)和所述第一電源的節(jié)點(diǎn)之間設(shè)置所述浮置柵晶體管；所述第三輸出用晶體管的電流能力小于所述一次可編程只讀存儲器單元的所述第一輸出用晶體管的電流能力。
9.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述控制電路在所述非顯示期間，控制所述掃描驅(qū)動器驅(qū)動所述顯示面板的電壓與所述數(shù)據(jù)驅(qū)動器驅(qū)動所述顯示面板的電壓，以使二者相同。
10.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于控制電路在所述非顯示期間，控制所述掃描驅(qū)動器驅(qū)動所述顯示面板的電壓與所述數(shù)據(jù)驅(qū)動器驅(qū)動所述顯示面板的電壓，以使二者相同。
11.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述控制電路在控制顯示驅(qū)動器用的處理單元對所述控制電路進(jìn)行存取的期間，使所述一次可編程只讀存儲器電路的所述刷新動作處于非激活狀態(tài)。
12.根據(jù)權(quán)利要求3所述的顯示驅(qū)動器，其特征在于所述控制電路在控制顯示驅(qū)動器的處理單元對所述控制電路進(jìn)行存取期間，使所述一次可編程只讀存儲器電路的所述刷新動作處于非激活狀態(tài)。
13.根據(jù)權(quán)利要求1所述的顯示驅(qū)動器，其特征在于所述顯示驅(qū)動器包括電源電路；所述顯示特性參數(shù)包含反差調(diào)整參數(shù)；所述電源電路從所述控制寄存器接受由所述一次可編程只讀存儲器電路寫入所述控制寄存器的所述反差調(diào)整參數(shù)，并根據(jù)反差調(diào)整參數(shù)輸出給定的電壓。
14.一種顯示驅(qū)動器，其特征在于，包括掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器，用于驅(qū)動顯示面板；非易失性存儲電路；控制電路；以及控制寄存器；在初期設(shè)定時(shí)，所述非易失性存儲電路中被寫入與所述顯示面板的顯示特性對應(yīng)的顯示特性參數(shù)；所述控制寄存器存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路在所述顯示面板的非顯示周期的前半期內(nèi)設(shè)定的給定時(shí)間，執(zhí)行刷新動作，所述刷新動作是從所述非易失性存儲電路讀出所述顯示特性參數(shù)后，重新寫入所述控制寄存器。
15.一種顯示驅(qū)動器，其特征在于，包括掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器，用于驅(qū)動顯示面板；非易失性存儲電路；控制電路；以及控制寄存器；在初期設(shè)定時(shí)，在所述非易失性存儲電路中寫入與所述顯示面板的顯示特性對應(yīng)的顯示特性參數(shù)；所述控制寄存器存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路在所述顯示面板的非顯示周期的前半期內(nèi)設(shè)定的給定時(shí)序，以規(guī)定的計(jì)時(shí)執(zhí)行從所述非易失性存儲電路讀出所述顯示特性參數(shù)后，重新寫入所述控制寄存器的刷新動作；在控制顯示驅(qū)動器的處理單元對所述控制電路進(jìn)行存取期間，使所述非易失性存儲電路的所述刷新處于非激活狀態(tài)。
16.一種顯示驅(qū)動器，其特征在于，包括掃描驅(qū)動器及數(shù)據(jù)驅(qū)動器，用于驅(qū)動顯示面板；非易失存儲電路；控制電路；以及控制寄存器；在初期設(shè)定時(shí)，在所述非易失性存儲電路中寫入與所述顯示面板的顯示特性對應(yīng)的顯示特性參數(shù)；所述控制寄存器存儲由所述非易失性存儲電路供給的所述顯示特性參數(shù)；所述控制電路，在所述顯示面板的非顯示周期的前半期內(nèi)設(shè)定的給定時(shí)間，以規(guī)定的計(jì)時(shí)執(zhí)行從所述非易失性存儲電路讀出所述顯示特性參數(shù)、并重新寫入所述控制寄存器的刷新動作；在所述非顯示期間，控制所述掃描驅(qū)動器驅(qū)動所述顯示面板的電壓與所述數(shù)據(jù)驅(qū)動器驅(qū)動所述顯示面板的電壓，以使二者相同。
17.一種電子設(shè)備，其特征在于，包括權(quán)利要求1至13中的任何一項(xiàng)所述的顯示驅(qū)動器；顯示面板；以及控制顯示驅(qū)動器的處理單元。
18.一種電子設(shè)備，其特征在于，包括權(quán)利要求14所述的顯示驅(qū)動器；顯示面板；以及控制顯示驅(qū)動器的處理單元。
19.一種電子設(shè)備，其特征在于，包括權(quán)利要求15所述的顯示驅(qū)動器；顯示面板；以及控制顯示驅(qū)動器的處理單元。
20.一種電子設(shè)備，其特征在于，包括權(quán)利要求16所述的顯示驅(qū)動器；顯示面板；以及控制顯示驅(qū)動器的處理單元。
全文摘要
本發(fā)明提供一種既能降低對顯示面板的顯示狀態(tài)的影響，同時(shí)能夠靈活的與各種顯示面板的顯示特性對應(yīng)的顯示驅(qū)動器。本發(fā)明的顯示驅(qū)動器包括驅(qū)動顯示面板的掃描驅(qū)動器(600)及數(shù)據(jù)驅(qū)動器(700)、包括多個(gè)OTP(一次可編程只讀存儲器，One－Time－PROM)單元(130)的OTP電路(100)、控制電路(800)和控制寄存器(400)。在初期設(shè)定時(shí)，與顯示面板的顯示特性對應(yīng)的顯示特性參數(shù)被寫入OTP電路(100)；控制寄存器(400)存儲由所述OTP電路供給的所述顯示特性參數(shù)；多個(gè)OTP單元(130)的每一個(gè)都包括具有浮置柵的浮置柵晶體管；控制電路(800)根據(jù)設(shè)定于顯示面板的非顯示周期的前半期內(nèi)的既定時(shí)間，執(zhí)行從所述OTP電路(100)讀出該顯示特性參數(shù)、并再次寫入所述控制寄存器(400)的刷新動作。
文檔編號G09G3/20GK1637798SQ200410104178
公開日2005年7月13日 申請日期2004年12月30日 優(yōu)先權(quán)日2004年1月5日
發(fā)明者村木勤恭 申請人:精工愛普生株式會社