專利名稱：顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于顯示器技術(shù)領(lǐng)域，更具體地說涉及顯示器的帶誤差補(bǔ)償圖像縮放系數(shù)產(chǎn)生電路的改進(jìn)。
背景技術(shù)：
在顯示器圖像縮放電路中，由于對(duì)縮放系數(shù)近似取整，帶來誤差。這時(shí)如不加補(bǔ)償，積累誤差會(huì)非常大，以致顯示器無法正確顯示。又因?yàn)閹?shù)的運(yùn)算在電路中難以實(shí)現(xiàn)，以往的電路十分復(fù)雜，開銷大，而且誤差也較大，使顯示器的圖像質(zhì)量下降。
本實(shí)用新型的目的，就在于克服上述缺點(diǎn)和不足，提供一種結(jié)構(gòu)簡(jiǎn)單，而且誤差較小，顯示器的圖像質(zhì)量得到明顯改善的顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路。

發(fā)明內(nèi)容
本實(shí)用新型包括場(chǎng)縮放系數(shù)產(chǎn)生電路和行縮放系數(shù)產(chǎn)生電路。上述兩種電路均包括一個(gè)以64為周期的加1計(jì)數(shù)器。與計(jì)數(shù)器的輸出端連接的是與一常數(shù)32相比較的比較器，相等輸出1，反之輸出0。比較器的輸出端連接到一選擇器的控制端，此選擇器兩個(gè)輸入信號(hào)為兩個(gè)縮放步長(zhǎng)step1和step2，其中step2對(duì)step1進(jìn)行誤差補(bǔ)償。當(dāng)比較器輸出1時(shí)，選擇器輸出step2，其余時(shí)候輸出step1。選擇器的輸出端連接作為被加數(shù)的8位加法器，與加法器的輸出端連接輸出經(jīng)補(bǔ)償?shù)膱D像縮放系數(shù)的觸發(fā)器。
本實(shí)用新型采用固定周期(64時(shí)鐘周期)進(jìn)行補(bǔ)償。以輸入圖像顯示格式為800×600轉(zhuǎn)換到1024×768為例。設(shè)源圖相鄰像素間距離為64。則在縮放時(shí)的步長(zhǎng)為水平方向?yàn)?99/1023*64＝49.9863，垂直方向?yàn)?99/767*64＝49.9817.由于帶小數(shù)的運(yùn)算在電路中難以實(shí)現(xiàn)，電路的開銷大。所以我們?nèi)∑浣浦?0為step1。誤差部分每隔64個(gè)時(shí)鐘周期補(bǔ)償一次。這種補(bǔ)償非常重要，尤其對(duì)某些格式如640×400轉(zhuǎn)化到1024×768，場(chǎng)方向的步長(zhǎng)為399/767*64＝33.293.這時(shí)如不補(bǔ)償，積累誤差會(huì)非常大，以致無法正確顯示。作為補(bǔ)償?shù)膕tep2可由下式得出hxtep2=hstep1+(ori_actoux-1)*64-(des_actpix-1)*hstep1des_actpix]]>vstep2=vstep1+(ori_actlin-1)*64-(des_actlin-1)*vstep1des_actlin....(1)]]>其中，hstep1，hstep2是水平方向的縮放步長(zhǎng)，vstep1，vstep2是垂直方向的縮放步長(zhǎng)。ori_actpix，ori_actlin分別是源圖像的有效像素?cái)?shù)和行數(shù)。des_actpix，des_actlin是目標(biāo)圖像的有效像素?cái)?shù)和行數(shù)。Step1和step2都由MCU按上式計(jì)算出。
本實(shí)用新型的任務(wù)就是這樣完成的。
本實(shí)用新型提供了一種結(jié)構(gòu)簡(jiǎn)單，誤差小，顯示器的圖像質(zhì)量得到明顯改善的顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路。它可廣泛應(yīng)用于各種顯示器的圖像縮放系數(shù)產(chǎn)生中。


圖1為帶誤差補(bǔ)償?shù)膱?chǎng)縮放系數(shù)產(chǎn)生電路的方框圖。
圖2為帶誤差補(bǔ)償?shù)男锌s放系數(shù)產(chǎn)生電路的方框圖。
圖3為圖1的電路原理圖。
具體實(shí)施方式
實(shí)施例1.一種顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路，如圖1～3所示。圖1是場(chǎng)方向的縮放系數(shù)發(fā)生電路，包括一個(gè)以64為周期的加1計(jì)數(shù)器，一個(gè)8位的系數(shù)累加器，一個(gè)比較器，兩個(gè)MUX和觸發(fā)器。輸入的vstep1，vstep2是由MCU計(jì)算出。D_vde_l1信號(hào)在輸出圖像場(chǎng)有效開始時(shí)的第一個(gè)時(shí)鐘周期為1，其余時(shí)間為0。D_de_l1在輸出圖像每行數(shù)據(jù)有效開始的第一個(gè)時(shí)鐘周期為1，其余時(shí)間為零。即在每行開始時(shí)加1，在每場(chǎng)開始時(shí)清零。當(dāng)計(jì)數(shù)器累加到64時(shí)，自動(dòng)翻轉(zhuǎn)為0。計(jì)數(shù)器累加到32時(shí)輸出高電平，選擇vstep2，為0時(shí)則選擇vstep1作為系數(shù)累加器的被加數(shù)。輸出的系數(shù)v_coef第0位到第5位，作為下一個(gè)周期的另一個(gè)被加數(shù)。并在場(chǎng)有效開始的第一個(gè)時(shí)鐘周期對(duì)系數(shù)累加器清零。最后經(jīng)觸發(fā)器輸出8位的系數(shù)vcoef[7:0]。
圖2是行方向的縮放系數(shù)產(chǎn)生電路，與場(chǎng)縮放系數(shù)產(chǎn)生相同。以64為周期的計(jì)數(shù)器在每個(gè)時(shí)鐘上升沿加1，當(dāng)D_de_l1為1時(shí)清零。在周期的中間即計(jì)數(shù)器結(jié)果為32時(shí)選擇hstep2，其余時(shí)候選擇hstep1作為系數(shù)累加器的一個(gè)被加數(shù)。行系數(shù)累加器的低六位作為另一被加數(shù)。其結(jié)果在每行開始時(shí)(即D_de_l1等于1)時(shí)清零。最后輸出8位的hcoef[7:0]。
實(shí)施例1電路結(jié)構(gòu)簡(jiǎn)單，誤差小，可使顯示器的圖像質(zhì)量得到明顯改善。它可廣泛應(yīng)用于各種顯示器的圖像縮放系數(shù)產(chǎn)生中。
權(quán)利要求1.一種顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路，它包括場(chǎng)縮放系數(shù)產(chǎn)生電路和行縮放系數(shù)產(chǎn)生電路，其特征在于上述兩種電路均包括一個(gè)以64為周期的加1計(jì)數(shù)器，與計(jì)數(shù)器的輸出端連接的是與一常數(shù)32相比較的比較器，相等輸出1，反之輸出0，比較器的輸出端連接到一選擇器的控制端，此選擇器兩個(gè)輸入信號(hào)為兩個(gè)縮放步長(zhǎng)step1和step2，其中step2對(duì)step1進(jìn)行誤差補(bǔ)償，當(dāng)比較器輸出1時(shí)，選擇器輸出step2，其余時(shí)候輸出step1，選擇器的輸出端連接作為被加數(shù)的8位加法器，與加法器的輸出端連接輸出經(jīng)補(bǔ)償?shù)膱D像縮放系數(shù)的觸發(fā)器。
專利摘要一種顯示器的帶誤差補(bǔ)償?shù)膱D像縮放系數(shù)產(chǎn)生電路，屬于顯示器技術(shù)。包括場(chǎng)縮放系數(shù)產(chǎn)生和行縮放系數(shù)產(chǎn)生電路。兩種電路均包括一個(gè)以64為周期的加1計(jì)數(shù)器。與計(jì)數(shù)器輸出端連接的是與一常數(shù)32相比較的比較器，相等輸出1，反之輸出0。比較器輸出端連接到一選擇器的控制端，此選擇器兩輸入信號(hào)為兩個(gè)縮放步長(zhǎng)step1和step2，其中step2對(duì)step1進(jìn)行誤差補(bǔ)償。當(dāng)比較器輸出1時(shí)，選擇器輸出step2，其余時(shí)候輸出step1。選擇器的輸出端連接作為被加數(shù)的8位加法器，與加法器的輸出端連接輸出經(jīng)補(bǔ)償?shù)膱D像縮放系數(shù)的觸發(fā)器。電路結(jié)構(gòu)簡(jiǎn)單，誤差小，可使顯示器的圖像質(zhì)量明顯改善。它可廣泛應(yīng)用于各種顯示器的圖像縮放系數(shù)產(chǎn)生中。
文檔編號(hào)G09G5/00GK2613023SQ0321694
公開日2004年4月21日 申請(qǐng)日期2003年4月29日 優(yōu)先權(quán)日2003年4月29日
發(fā)明者何云鵬, 戰(zhàn)嘉瑾, 丁勇, 劉志恒, 陳永強(qiáng), 繆建兵 申請(qǐng)人:海信集團(tuán)有限公司