專利名稱：用于重排序視頻數(shù)據的像素混洗器的制作方法
技術領域：
本發(fā)明一般涉及數(shù)字視頻處理，并且更具體地涉及重排序用于驅動具有分區(qū)(sectionized)視頻輸入的矩陣顯示器的數(shù)字視頻數(shù)據。
背景技術：
諸如反射式液晶顯示(RLCD)面板的矩陣顯示器可利用分區(qū)數(shù)字視頻輸入來制造。例如，以前公知的1280×1024像素的RLCD面板具有用于四個區(qū)域(section)中每一區(qū)域的數(shù)字視頻信號的接口，該每一區(qū)域具有320×1024像素。每個區(qū)域具有用于奇像素與偶像素的獨立的8比特視頻輸入。因此，必須重排序輸入到分區(qū)數(shù)字視頻輸入的數(shù)字視頻輸入信號的每一視頻行的像素。這一般利用通常包括以下三個主要元件的重排序電子設備或所謂的重映射器來實現(xiàn)交織器、像素混洗器(shuffler)和角旋轉器。
該交織器創(chuàng)建只有奇視頻像素或只有偶視頻像素的32比特四像素組(下文中也稱為術語“四部段(quadlet)”)。對三種顏色(紅、綠和藍)的每一種執(zhí)行這樣的交織。對于該三種顏色的每一種，交織器具有一32比特輸出，每一輸出提供每視頻行320個四部段。該混洗器在其三個輸入之中的每一個上接收順序編號為0、1、2、3...319的四部段并以0、1、80、81、160、161、240、241、2、3、82、83...238、239、318、319的順序輸出它們。在RLCD投影機中，實施前投射模式而不實施后投射模式，每一視頻行被鏡像反射，并且該混洗器以下列順序輸出四部段319、318、239、238、159、158、79、78...81、80、1、0。然后，該角旋轉器在由八個相鄰的四部段構成的每個組內重排序8比特視頻像素。
利用該像素混洗器執(zhí)行的操作可以表示為矩陣轉置。那么，一個40×4的矩陣應被轉置，其中兩個相鄰的四部段表示該矩陣的一個元素。該矩陣的四行中的每一行包括40對相鄰四部段。以常規(guī)方式(即，通過所謂的乒乓方法)操作的像素混洗器包括視頻存儲器，該視頻存儲器具有兩個均包括SRAM 320×96的存儲體。在一視頻行周期期間，一個存儲體被特定序列中的320個四部段填充，而利用讀地址順序0、1、80、81、160、161、240、241、2、3、82、83...238、239、318、319讀另一存儲體。由于這三種顏色的每一種都具有32比特四部段，因此，對于該存儲器中的320個位置中的每一個，必須存儲3×32＝96比特。雖然像素混洗的乒乓方法非?？煽浚?0K比特的SRAM并因此是非常存儲器昂貴的。

發(fā)明內容
本發(fā)明的一個目的是提供需要較少存儲器的像素混洗器。
本發(fā)明利用獨立權利要求來限定。從屬權利要求限定有利的實施例。
正如從下面關于優(yōu)選實施例的詳細說明中將更容易了解和充分理解的，本發(fā)明具體化為像素混洗器，該像素混洗器結合被稱為地址發(fā)生器的裝置，允許視頻存儲器操作在讀-改-寫模式中。這意味著該視頻存儲器的任何地址位置被讀取并且立即利用新數(shù)據進行重寫。這樣的混洗器只需要一個320×96 SRAM的存儲體。在這種情況中，一新視頻行的像素的數(shù)據將以不同于前一行的順序進行存儲，并因此將需要新的地址順序。因而，在實現(xiàn)時，本發(fā)明允許利用傳統(tǒng)系統(tǒng)的一半存儲容量來執(zhí)行該像素混洗功能。


本發(fā)明的這些以及其他方面從附圖中將是顯而易見的并將參照這些附圖予以說明，其中圖1是使用本發(fā)明的尋址技術的27個連續(xù)視頻行的地址序列的一個示例；圖2是對應于圖1的示例中的每一視頻行的鏡像反射的地址序列；圖3是結合本發(fā)明的地址發(fā)生器的混洗器的優(yōu)選實施例的方框圖；圖4是圖3的地址發(fā)生器的電氣示意圖；以及圖5和圖6分別是沒有水平鏡像反射和具有水平鏡像反射的地址發(fā)生器操作的定時圖。
具體實施例方式
正如以前所提及的，利用操作在讀-改-寫模式中的SRAM的單個存儲體，每一新視頻行都將需要一新地址順序。該存儲體對于將要存儲的80×4個四部段中的每一個都有地址位置。為了能夠尋址320個位置中的每一個，需要9個地址比特。如果忽略9個地址比特中的最低有效位，舉例來說，例如，四部段318與319，這是一對相鄰的四部段，是80×4個四部段的矩陣的同一元素的一部分，并且它們的地址的八個最高有效位相同，該地址順序將以圖1表示的方式改變。正如從該仿真中所看到的，產生26個唯一地址順序(行0至25)，并且隨后重復這些順序(視顏行26重復視頻行0的地址順序，等等)。如果實施視頻行的鏡像反射，則數(shù)字表示40×4＝160對四部段的矩陣元素編號，該地址序列將如圖2中所示的。
用于該地址的算法利用下列等式來表示。用于圖1中示出的仿真的地址可表示為Ani＝Int[A(n-1)i/4]+40*Remainder[A(n-1)i/4]其中n是一個視頻行數(shù)，i是從0至159的矩陣元素編號。
用于鏡像反射的地址(圖2)則表示為Ani＝Int[B(n-1)i/4]+40*Remainder[B(n-1)i/4]其中B(n-1)i＝159-A(n-1)i。
在圖3中示出該混洗器的一優(yōu)選實施例的方框圖，一般用標號10表示?；煜雌?0包括一個視頻存儲器12(在該實施例中，該視頻存儲器包含雙端口SRAM320×96的單個存儲體)、地址發(fā)生器14、9比特地址寄存器16、D觸發(fā)器以及邏輯單元?；煜雌?0與超前三個時鐘周期(相對于輸入有效視頻數(shù)據ViR，ViG，ViB)的水平和垂直同步脈沖同步、與施加到相應的混洗器輸入AdvH與AdvV的、長度為一時鐘周期的同步脈沖(有效低)同步。水平與垂直同步脈沖在相應的輸出Ho與Vo上是有效的，如分別在第一有效視頻輸出VoR、VoG、VoB之前的時鐘周期上利用標號18與20在圖3中表示的。這些輸出Ho，Vo用于同步下一個電路塊，例如角旋轉器。存儲器12的讀和寫操作在各自的數(shù)據端口上獨立地且同時執(zhí)行。當一地址出現(xiàn)在耦合到該視頻存儲器12的一讀地址輸入的地址發(fā)生器14的地址輸出Addr上時，視頻存儲器12在該地址上以視頻數(shù)據ViR、ViG、ViB的四部段的形式讀取該數(shù)據。在下一個時鐘周期上，將該地址寫入地址寄存器16中，而該視頻存儲器12在它的寫地址輸入上接收該地址并且下載在該相同的地址上視頻數(shù)據的一個新的四部段。
在圖4中示出地址發(fā)生器14的優(yōu)選實施例的示意圖。地址發(fā)生器14包括小型雙端口SRAM 160×8，這是利用標號22表示的一地址存儲器，該地址發(fā)生器14還包括像素計數(shù)器24、行計數(shù)器26、組合轉換器28、計算塊30(159-X)、兩個多路復用器32與34、兩個解碼器36與38、觸發(fā)器以及邏輯單元。在一圖像的第一視頻行(行計數(shù)＝0)期間，該地址從像素計數(shù)器24中取出并且將四部段(0、1、2、3、4...319)的第一行的地址發(fā)送至地址輸出Addr。同時，第一行的地址中的八個最高有效位被組合轉換器28轉換并被下載到地址存儲器22。在一圖像的第一視頻行期間，SRAM22的位置0、1、2、3、4...159被利用數(shù)據0、40、80、120、1...159填充，數(shù)據0、40、80、120、1...159是在下一行周期期間將從該視頻存儲器12中讀出的四部段對的地址序列。在除了第一行之外的每一視頻行期間，該地址輸出Addr從SRAM 22接收其數(shù)據；來自SRAM22的數(shù)據也被轉換器28轉換并被寫回到該SRAM 22中。如該圖(圖4)上所示，轉換器28接收兩個標記為“A”和“B”的輸入，并為輸出“Y”建立一個值，用于第二輸入的一連續(xù)值序列(0、1、2、3)，作為第一輸入加上-預定數(shù)(0、40、80、120)的函數(shù)。在給出的該示例中，當B＝0時，Y＝A；當B＝1時，Y＝A+40；當B＝2時，Y＝A+80，且當B＝3時，Y＝A+120。在該第二視頻行期間，將利用0、10、20、30、40...159重寫相同的SRAM 22位置。該輸出地址的最低有效位只在該視頻行期間進行雙態(tài)轉換并且能夠從像素計數(shù)器24的最低有效位中獲得。該輸入“B”表示最低有效位部分，在該實施例中，表示8比特地址部分的兩個最低有效位。這兩個比特對應于前面提到的公式的項“Remainder[A(n-1)i/4]”。
同樣地，輸入“A”對應于最高有效位部分，在該示例中為8比特地址部分的五個最高有效位。這五個比特對應于前面提到的公式的項“Int[A(n-1)i/4]”。最后，該轉換器28的輸出“Y”對應于該公式中的Ani，所以Y＝Z+40B。
如果“反射”輸入RI是有效的，則執(zhí)行水平鏡像反射。在該情況下，用于該轉換器28的數(shù)據經過計算塊30從SRAM 22的輸出中取出，從而執(zhí)行“159-X”運算。“X”是該計算塊30的輸入并且對應于前面提到的公式中的項“A(n-1)i”。該計算塊30的輸出是前面提到的公式中的項“B(n-1)i”。通過將“B(n-1)i”提供給該轉換器28，該轉換器執(zhí)行鏡像反射的公式。另外，對于給定視頻行雙態(tài)轉換的最低有效地址位的相位應該總是與前一視頻行的相反。這與以下事實有關當操作在水平鏡像反射模式時，兩個相鄰四部段之中被首先下載到存儲器中的那個四部段是在下一視頻行期間最后從該存儲器中讀出的。例如，四部段318先于四部段319被寫入該存儲器中；然而，如果實施鏡像反射，則在下一視頻行期間四部段319先于四部段318被讀出。該最低有效位雙態(tài)轉換相位的改變由異OR門40來提供，該異OR門40具有連接到視頻行計數(shù)器26的最低有效位的輸入42。
可從這些附圖、該說明書以及所附權利要求書的研究中獲得本發(fā)明的其它方面和特點。
在圖5與6中分別示出沒有執(zhí)行水平鏡像反射與執(zhí)行水平鏡像反射時地址發(fā)生器14操作的定時圖。在示意圖(圖4)上的點利用與圖5和6的定時圖上的相應行相同的字母(在黑體圓里面)進行標記，從而使本領域的技術人員能夠理解并利用所有信號的精確定時來完成地址發(fā)生器14的操作。
應注意，上述實施例是說明本發(fā)明而非限制本發(fā)明，并且本領域的技術人員將能夠設計出許多不超出所附權利要求書范圍的替換實施例。在權利要求書中，任何放置在括號中的標號不應該解釋為限制該權利要求。詞“包括”不排除在權利要求中所列出的那些之外的元件或步驟的存在。在元件前面的詞“一(個)”不排除存在多個這樣的元件?？衫冒◣讉€不同元件的硬件和利用適當編程的計算機來實現(xiàn)本發(fā)明。在裝置權利要求中列舉幾個裝置，這些裝置中的幾個裝置可利用硬件的同一項來實施。在相互不同的從屬權利要求中列舉某些措施的純粹事實不表示這些措施的組合不具有優(yōu)勢。
權利要求
1.一種像素混洗器(10)，用于重排序表示圖像行的視頻數(shù)據，這些行由像素組構成，該混洗器(10)包括一個視頻存儲器(12)，其包括存儲位置，這些存儲位置具有用于存儲一行中的像素組的視頻數(shù)據的地址；以及一個地址發(fā)生器(14)，其包括a)一個地址存儲器(22)，用于存儲地址序列，該地址存儲器具有至少一個地址輸入(Radr)、一個數(shù)據輸入(D)以及至少一個耦合到該視頻存儲器(12)的用于提供地址的數(shù)據輸出(Q)；以及b)一個組合轉換器(28)，被耦合以便從該數(shù)據輸出(Q)接收當前行的像素組的位置的地址，從而將這些地址轉換為一后續(xù)行的像素組的存儲位置的重排序地址，該轉換器(28)的輸出被耦合到該數(shù)據輸入(D)，以便將該后續(xù)行的像素組的地址寫回到所述地址存儲器(22)，該轉換器用于控制該視頻存儲器(12)。
2.根據權利要求1的像素混洗器(10)，其中所述組合轉換器(28)適用于將從該數(shù)據輸出(Q)接收的地址劃分為一個最高有效位部分和一個最低有效位部分，并且適用于將該最高有效位部分加到該最低有效位部分與一恒定整數(shù)被乘數(shù)的乘積上。
3.根據權利要求1的像素混洗器(10)，其中通過忽略這些地址的最低有效位來重排序像素組對。
4.根據權利要求1的像素混洗器(10)，還包括一像素計數(shù)器(24)，該像素計數(shù)器具有耦合到該地址存儲器(22)的至少一個地址輸入(Radr)的輸出。
5.根據權利要求4的像素混洗器(10)，還包括連接到所述像素計數(shù)器(24)的輸出的一對解碼器(36，38)。
6.根據權利要求1的像素混洗器(10)，還包括一地址寄存器(16)，該地址寄存器用于從所述地址發(fā)生器(14)接收所述地址和順序地將所述地址提供給所述視頻存儲器(12)。
7.一種矩陣顯示裝置，包括權利要求1的像素混洗器；以及具有視頻輸入的分區(qū)矩陣顯示面板，該組合轉換器(28)提供對應于該分區(qū)矩陣顯示面板的視頻輸入的重排序地址。
8.根據權利要求7的矩陣顯示裝置，還包括一個計算塊(30)，該計算塊適用于反轉由該組合轉換器(28)接收的地址，以便在該顯示面板上提供鏡像圖像。
9.根據權利要求7的矩陣顯示裝置，其中該矩陣顯示面板是反射式液晶顯示(RLCD)面板。
10.根據權利要求9的矩陣顯示裝置，其中所述地址發(fā)生器(14)還包括一像素計數(shù)器(24)，該像素計數(shù)器具有連接到所述RLCD面板的水平同步信號的一個復位輸入和連接到所述地址存儲器(22)的一個輸出。
11.根據權利要求10的矩陣顯示裝置，其中所述地址發(fā)生器(14)還包括一個行計數(shù)器(26)，該行計數(shù)器具有連接到所述RLCD面板的垂直同步信號的復位輸入。
12.重排序表示圖像行的視頻數(shù)據的一種方法，這些行由像素組構成，該方法包括在一地址存儲器中存儲一個視頻存儲器(12)的存儲位置的地址，該視頻存儲器包括圖像的第一行像素組的視頻數(shù)據；計算一后續(xù)行的像素組的存儲位置的重排序地址。因此，一旦從一存儲位置中讀出當前行的像素組的視頻數(shù)據，在從該視頻存儲器(12)中讀出該當前行的下一像素組的數(shù)據之前，此位置被寫入對應于后續(xù)行的像素組的數(shù)據；利用重排序地址對該視頻存儲器(12)進行尋址。
全文摘要
在數(shù)字視頻系統(tǒng)中，像素混洗器(10)重排序視頻數(shù)據行。通過應用用于確定視頻數(shù)據連續(xù)行的像素組地址的適當算法，可以減小在重排序期間用于存儲該視頻數(shù)據所需要的視頻存儲器(12)。該視頻存儲器(12)操作在讀－改－寫模式中。該混洗器(10)可用在具有分區(qū)矩陣顯示面板諸如具有分區(qū)視頻輸入的反射式液晶面板的矩陣顯示裝置中。該像素混洗器(10)重排序連續(xù)行的像素組的順序，以便與該矩陣顯示面板的分區(qū)視頻輸入相匹配。
文檔編號G09G5/00GK1605095SQ02825321
公開日2005年4月6日 申請日期2002年12月20日 優(yōu)先權日2001年12月21日
發(fā)明者V·L·戈恩斯泰恩, J·E·迪安 申請人:皇家飛利浦電子股份有限公司