專利名稱：數(shù)字運算單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字信號處理器，尤其指運用多個寄存器的數(shù)字運算單元。
通常，數(shù)字運算單元包括一個算術(shù)邏輯單元和一個寄存器。

圖1顯示了傳統(tǒng)數(shù)字運算單元結(jié)構(gòu)的框圖，它包括一個實現(xiàn)算術(shù)和邏輯運算的算術(shù)邏輯單元ALU(10)，一個存儲ALU(10)輸出數(shù)據(jù)的寄存器(20)，傳輸數(shù)據(jù)的總線(30)，控制總線(30)數(shù)據(jù)傳輸?shù)拈_關(guān)(40a)和(40b)，以及控制從寄存器(20)輸出數(shù)據(jù)的傳輸?shù)拈_關(guān)(50a)和(50b)。
傳統(tǒng)數(shù)字運算單元中從ALU(10)中輸出的數(shù)據(jù)僅存儲在一個寄存器(20)中，因此，為了用ALU(10)運算得到的輸出數(shù)據(jù)進(jìn)行進(jìn)一步運算，需要在總線(30)上聯(lián)接一個擴(kuò)展存儲器(圖中未顯示)，也就是說，為了實現(xiàn)各種復(fù)雜的算術(shù)和邏輯運算，需要頻繁地將數(shù)據(jù)移進(jìn)或移出擴(kuò)展存儲器，因而降低了總運算速度。
本發(fā)明的目的是提供一種能容易地實施復(fù)雜算術(shù)和邏輯運算而無需將數(shù)據(jù)移進(jìn)或移出擴(kuò)展存儲器的數(shù)字運算單元。
為了實現(xiàn)上述目的，依據(jù)本發(fā)明設(shè)計的數(shù)字運算單元包括一個通過從第一和第二輸入端得到的兩個數(shù)據(jù)進(jìn)行算術(shù)和邏輯運算的算術(shù)邏輯單元，多個用于存儲算術(shù)邏輯單元運算結(jié)果的寄存器，許多聯(lián)接在算術(shù)邏輯單元和多個寄存器之間的用來控制數(shù)據(jù)傳輸?shù)牡谝婚_關(guān)裝置；許多聯(lián)接在多個寄存器和算術(shù)邏輯單元第一輸入端之間的用來控制數(shù)據(jù)傳輸?shù)牡诙_關(guān)裝置；以及許多聯(lián)接在多個寄存器和算術(shù)邏輯單元的第二輸入端之間的用于控制數(shù)據(jù)傳輸?shù)牡谌_關(guān)裝置。
通過參照附圖詳述本發(fā)明實施例，以上所述的本發(fā)明的目的和優(yōu)點將變得更加明顯。
圖1是顯示傳統(tǒng)數(shù)字運算單元結(jié)構(gòu)的框圖。
圖2是顯示依據(jù)本發(fā)明而設(shè)計的數(shù)字運算單元結(jié)構(gòu)的框圖。
圖2中表示的數(shù)字運算器包括一個實現(xiàn)算術(shù)和邏輯運算的算術(shù)邏輯單元(100)；存儲算術(shù)邏輯器(100)運算結(jié)果的寄存器(200a)，(200b)，(200c)，和(200d)；分別聯(lián)接在ALU(100)和寄存器(200a)，(200b)，(200c)，(200d)之間的用于控制ALU(100)輸出數(shù)據(jù)傳輸?shù)拈_關(guān)(81a)，(81b)，(81c)和(81d)；分別聯(lián)接在ALU(100)的第一輸入端184和寄存器(200a)，(200b)，(200c)，(200d)之間用于控制寄存器(200a)，(200b)，(200c)，(200d)輸出數(shù)據(jù)傳輸關(guān)(83a)，(83b)，(83c)，(83d)；分別聯(lián)接在總線(60)和寄存器(200a)，(200b)，(200c)，(200d)之間的用于控制寄存器(200a)，(200b)，(200c)，(200d)輸出數(shù)據(jù)傳輸?shù)拈_關(guān)(84a)，(84b)，(84c)和(84d)；控制總線(60)的數(shù)據(jù)傳輸?shù)拈_關(guān)(71a)和(71b)；分別聯(lián)接在總線(60)和ALU(100)的第一和第二輸入端之間的開關(guān)(73)和(75)；聯(lián)接在開關(guān)(83a)，(83b)，(83c)，(83d)與ALU(100)的第一輸入端之間的開關(guān)(79)；以及聯(lián)接在總線(60)和開關(guān)(84a)，(84b)，(84c)，(84d)之間的開關(guān)(77)。這里，取代開關(guān)(77)和(79)，開關(guān)(83a)，(83b)，(83c)和(83d)可以直接與ALU(100)的第一輸入端(84)相聯(lián)接，開關(guān)(84a)，(84b)，(84c)和(84d)也可以直接與總線(60)相聯(lián)接。在上述結(jié)構(gòu)中，開關(guān)(71a)，(71b)，(73)，(75)，(77)，(79)，(81a)至(81d)，(83a)至(83d)，(84a)至(84d)各自均由CMOS傳輸門組成，它們的開/關(guān)動作取決于外部控制信號(圖中未顯示)，ALU(100)的運算類形也根據(jù)外部控制信號選取。
首先，描述一下與從總線(60)輸入的數(shù)據(jù)和存儲在寄存器(200a)中的數(shù)據(jù)有關(guān)的運算。
如果開關(guān)(83a)和(79)接通，寄存器(200a)中的數(shù)據(jù)經(jīng)過開關(guān)(83a)和(79)輸入到ALU(100)的第一輸入端(84)。如果開關(guān)(71a)，(71b)和(75)接通，數(shù)據(jù)依次經(jīng)過總線(60)，開關(guān)(71a)，(71b)，(75)輸入到ALU(100)的第二輸入端(85)，這時，ALU(100)根據(jù)兩個輸入數(shù)據(jù)進(jìn)行運算，其運算類形根據(jù)外部控制信號(未顯示)來選取。隨后，ALU(100)的運算結(jié)果根據(jù)對開關(guān)(81a)，(81b)，(81c)和(81d)的控制存儲在一個或幾個寄存器中。
其次，描述一下與分別存儲在寄存器(200a)和(200b)中的數(shù)據(jù)有關(guān)的運算。
如果開關(guān)(83a)和(79)接通，存儲在寄存器(200aA)中的數(shù)據(jù)經(jīng)過開關(guān)(83a)，(79)輸入到ALU(100)的第一輸入端(84)。如果開關(guān)(84b)，(77)，(71b)和(75)接通，存儲在寄存器(200b)中的數(shù)據(jù)依次經(jīng)過開關(guān)(84b)，(77)，(71b)和(75)輸入到ALU(100)的第二輸入端(85)。這時，ALU(100)根據(jù)從第一和第二輸入端(84)，(85)輸入的數(shù)據(jù)進(jìn)行算術(shù)或邏輯運算。
如同上面所描述的，根據(jù)本發(fā)明設(shè)計的算術(shù)運算單元在沒有擴(kuò)展內(nèi)存器輔助的情況下，通過采用多個寄存器來控制分別存儲在各寄存器中的數(shù)據(jù)的傳輸，能容易地完成多種復(fù)雜的算術(shù)和邏輯運算。因此，減少了數(shù)據(jù)的移動，進(jìn)而提高了整體運算速度。
權(quán)利要求
1.一種數(shù)字運算單元的組成包括一個通過從第一和第二輸入端得到兩個數(shù)據(jù)進(jìn)行算術(shù)和邏輯運算的算述邏輯單元；多個用于存儲算術(shù)邏輯單元運算結(jié)果的寄存器；許多聯(lián)接在上述算術(shù)邏輯單元和上述多個寄存器之間用于控制數(shù)據(jù)傳輸?shù)牡谝婚_關(guān)裝置；許多聯(lián)接在上述多個寄存器和上述算術(shù)邏輯單元的第一輸入端之間用來控制數(shù)據(jù)傳輸?shù)牡诙_關(guān)裝置；許多聯(lián)接在上述多個寄存器和上述算術(shù)邏輯單元的第二輸入端之間用來控制數(shù)據(jù)傳輸?shù)牡谌_關(guān)裝置。
2.如權(quán)利要求1中所述的數(shù)字運算單元，還包括聯(lián)接在上述許多第二開關(guān)裝置和上述算術(shù)邏輯單元第一輸入端之間的用于控制數(shù)據(jù)傳輸?shù)牡谒拈_關(guān)裝置，以及聯(lián)接在上述許多第三開關(guān)裝置和上述算術(shù)邏輯單元第二輸入端之間的用于控制數(shù)據(jù)傳輸?shù)牡谖彘_關(guān)裝置。
3.如權(quán)利要求1中所述的數(shù)字運算單元，其中上述許多第一開關(guān)裝置是由CMOS傳輸門組成的。
4.如權(quán)利要求1中所述的數(shù)字運算單元，其中上述許多第二開關(guān)裝置是由CMOS傳輸門組成的。
5.如權(quán)利要求1中所述的數(shù)字運算單元，其中上述許多第三開關(guān)裝置是由CMOS傳輸門組成的。
6.如權(quán)利要求2中所述的數(shù)字運算單元，其中上述第四和第五開關(guān)裝置是由CMOS傳輸門組成的。
7.一種數(shù)字運算單元，包括用于傳輸數(shù)據(jù)的總線；用于控制經(jīng)過上述總線的數(shù)據(jù)傳輸?shù)牡诹_關(guān)裝置；用于控制經(jīng)過上述總線的數(shù)據(jù)傳輸和由上述第六開關(guān)裝置控制的數(shù)據(jù)傳輸?shù)牡谄吆偷诎碎_關(guān)裝置；通過從上述分別聯(lián)接在上述第七和第八開關(guān)裝置上的第三和第四輸入端中得到的兩個數(shù)據(jù)進(jìn)行算述和邏輯運算的算術(shù)邏輯單元；多個用于存儲上述算術(shù)邏輯單元運算結(jié)果的寄存器；聯(lián)接上述算術(shù)邏輯單元和上述多個寄存器之間的用于控制數(shù)據(jù)傳輸?shù)牡诰砰_關(guān)裝置；聯(lián)接在上述多個寄存器和上述算術(shù)邏輯單元的第三輸入端之間的用于控制數(shù)據(jù)傳輸?shù)牡谑_關(guān)裝置；聯(lián)接在上述多個寄存器和所述總線之間的用于控制數(shù)據(jù)輸出的第十一開關(guān)裝置。
全文摘要
數(shù)字運算單元包括可從第一和第二輸入端得到兩數(shù)據(jù)的算術(shù)邏輯單元，多個存儲運算結(jié)果的寄存器，許多聯(lián)接在算術(shù)邏輯單元和多個寄存器之間控制數(shù)據(jù)傳輸?shù)牡谝婚_關(guān)裝置，許多聯(lián)接在多個寄存器和算術(shù)邏輯單元第一輸入端之間的第二開關(guān)裝置，許多聯(lián)接在多個寄存器和算術(shù)邏輯單元第二輸入端之間的第三開關(guān)裝置。本數(shù)字運算單元不擴(kuò)展內(nèi)存，就可容易地完成多種復(fù)雜的算術(shù)邏輯運算，并能減少數(shù)據(jù)移動，從而提高整體運算速度。
文檔編號G06F7/48GK1118089SQ9510547
公開日1996年3月6日 申請日期1995年5月9日 優(yōu)先權(quán)日1994年5月9日
發(fā)明者李芳遠(yuǎn), 林泳憲 申請人:三星電子株式會社