技術(shù)編號(hào)：11374650
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及一種用于人工智能的神經(jīng)元模擬電路，屬于仿生電路領(lǐng)域。背景技術(shù)整合放電模型是一種用于通過(guò)硬件電路來(lái)模擬神經(jīng)元工作過(guò)程的模型，現(xiàn)有技術(shù)一般使用CMOS電路進(jìn)行模擬，但CMOS相對(duì)于一般的門(mén)電路成本較高，故障維護(hù)方面也相應(yīng)地較為復(fù)雜。因此需要一種成本低、易維護(hù)、并且仿真程度與CMOS相差不多的電路結(jié)構(gòu)來(lái)對(duì)神經(jīng)元進(jìn)行電路模擬。實(shí)用新型內(nèi)容本實(shí)用新型的目的是為了解決現(xiàn)有的基于CMOS的神經(jīng)元模擬電路成本較高，故障維護(hù)方面也相應(yīng)地較為復(fù)雜的缺點(diǎn)，而提出一種用于人工智能的神經(jīng)元模擬電路。一種用于...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。