專利名稱：一種電路信號檢測裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信號檢測的一種電路信號檢測裝置。
背景技術(shù)：
電路信號測試有多種方法，有的繁瑣，有的需要功能強大的設(shè)備，在一些場合對電 路的正確性要求很高，而許多測試是針對特定輸入條件下的特定輸出的測試，沒有全面地 測試信號的正確性。

發(fā)明內(nèi)容
本發(fā)明針對電路的提前信號輸出、尖峰脈沖、邏輯錯誤、參數(shù)漂移問題提供了一種 簡易的信號正確性檢測裝置。本發(fā)明的技術(shù)方案是電路信號檢測裝置由時序產(chǎn)生電路、提前信號輸出檢測電 路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、數(shù)據(jù)處理電路組成，將與被測電路共同設(shè)計、結(jié) 構(gòu)相同的標準電路輸入端和被測電路的輸入端連接，標準電路、被測電路的輸出與時序產(chǎn) 生電路連接，時序產(chǎn)生電路的輸出與提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤 檢測電路、數(shù)據(jù)處理電路分別連接，提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤 檢測電路的輸出與數(shù)據(jù)處理電路相連。提前信號輸出檢測電路由第一采樣保持電路、第一比較器、第一觸發(fā)器構(gòu)成，第一 采樣保持電路的輸出接第一比較器的同相輸入端，第一比較器的反相輸入端接基準電壓 高電平允許最小電壓，第一比較器的輸出端與第一觸發(fā)器的輸入端連接，第一觸發(fā)器的輸 出接數(shù)據(jù)處理電路。尖峰脈沖檢測電路由第二采樣保持電路、第三比較器、第三觸發(fā)器組成，第二采樣 保持電路的輸出接第三比較器的同相輸入端，第三比較器的反相輸入端接基準電壓高電 平允許最大電壓，第三比較器的輸出端與第三觸發(fā)器的輸入端連接，第三觸發(fā)器的輸出接 數(shù)據(jù)處理電路。邏輯錯誤檢測電路由第五、第六比較器、第三、第四采樣保持電路、第五、第六觸發(fā) 器構(gòu)成，第五、第六比較器的輸出分別接第三、第四采樣保持電路的輸入端，第三、第四采樣 保持電路的輸出分別與第五、第六觸發(fā)器的輸入端連接，第五、第六觸發(fā)器的輸出接數(shù)據(jù)處 理電路。為了信號檢測的完整性和充分利用元器件，檢測裝置上還設(shè)有低電平參數(shù)漂移檢 測電路、零電平檢測電路。低電平參數(shù)漂移檢測電路、零電平檢測電路的輸入端和控制端與 時序產(chǎn)生電路相連，輸出端與數(shù)據(jù)處理電路連接。低電平參數(shù)漂移檢測電路由第一采樣保持電路、第二比較器、第二觸發(fā)器組成，第 一采樣保持電路的輸出接第二比較器的同相輸入端，第二比較器的反相輸入端接基準電 壓低電平允許最大值，第二比較器的輸出端與第二觸發(fā)器的輸入端連接，第二觸發(fā)器的輸 出接數(shù)據(jù)處理電路。
所述的零電平檢測電路由第二采樣保持電路、第四比較器、第四觸發(fā)器組成，第二 采樣保持電路的輸出接第四比較器的同相輸入端，第四比較器的反相輸入端接基準電壓 低電平允許最大值，第四比較器的輸出端與第四觸發(fā)器的輸入端連接，第四觸發(fā)器的輸出 接數(shù)據(jù)處理電路。本發(fā)明所提供的電路信號檢測裝置工作原理如下所述通過對標準電路和被測電路同時施加相同的測試條件且并行工作，時序產(chǎn)生電路 對標準電路、被測電路的輸出信號進行時序調(diào)整或根據(jù)標準電路、被測電路的輸出信號產(chǎn) 生新的時序信號，進行對被測電路輸出信號的測試與標準信號的對比，以及利用標準電路 產(chǎn)生的時序信號進行對比、測試的控制；通過裝置上時序產(chǎn)生電路，提前信號輸出檢測電 路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、低電平參數(shù)漂移檢測電路及零電平檢測電路、 數(shù)據(jù)處理電路檢測被測電路提前信號輸出、尖峰脈沖輸出、邏輯錯誤輸出、低電平參數(shù)漂移 及零電平輸出，從而檢查出輸出信號的正確性。1、通過對被測電路和標準電路的輸出信號的延遲，獲得標準電路輸出信號的兩個 信號及被測電路的輸出信號，這三個信號滿足于在正常情況下由標準電路產(chǎn)生的兩個信號 分別稍提前和稍滯后于被測電路的輸出信號；利用由標準電路輸出產(chǎn)生的這兩個信號和 由其產(chǎn)生的控制信號，進行與被測電路輸出信號的比較、測量及進行對比測量控制，滿足對 比、測量及產(chǎn)生結(jié)果的及時處理需要。2、利用比較器電路對由標準電路產(chǎn)生的稍提前和滯后于被測電路的時序信號分 別與被測電路的輸出信號進行比較，利用采樣保持電路對比較的結(jié)果進行保持，利用觸發(fā) 器電路對采樣保持的結(jié)果進行適時保持，利用數(shù)據(jù)處理電路及時處理比較結(jié)果，判斷被測 電路的時序是否在標準電路的兩個時序之間，從而判斷輸出信號邏輯的正確性。3、利用采樣保持電路對被測電路輸出信號在標準電路輸出高電平信號到來前的 信號用采樣保持電路進行采樣保持，采樣保持的結(jié)果用電壓比較器與基準電壓高電平允 許的最低值，及與基準電壓低電平允許的最高值進行比較，判斷是否存在提前信號輸出、 低電平是否存在參數(shù)漂移，大于規(guī)定值，從而判斷是否存在提前脈沖輸出，低電平是否存在 參數(shù)漂移；通過對被測電路輸出信號在標準電路輸出高電平信號結(jié)束之前用采樣保持電路 進行采樣保持，采樣保持的結(jié)果與基準電壓高電平允許的最大值和基準電壓低電平允 許的最大值相比較，可以判斷被測電路輸出的高電平信號是否存在尖峰脈沖，是否存在零 電平輸出，零電平輸出的判斷結(jié)果可以輔助判斷電路邏輯的正確性。本發(fā)明的優(yōu)點是1.本裝置能附屬于電路的測試系統(tǒng)、應(yīng)用系統(tǒng)，能實時、并行、同步、簡單地對輸出 信號的正確性進行檢測，該裝置電路設(shè)計簡單。2.有利于解決被測電路與標準電路輸出信號進行比較時的同步問題。3.有利于保證合格電路信號的安全性，發(fā)現(xiàn)電路安全性失效模式，對電路的設(shè)計 和生產(chǎn)工藝改進有重要的意義。


圖1為本發(fā)明的一個實施例——電路信號檢測裝置原理框圖；圖2為圖1的電路信號檢測裝置原理結(jié)構(gòu)4
圖3為圖1的電路信號檢測裝置電路圖；圖4為圖3的電路信號檢測裝置的信號時序圖；圖5為本發(fā)明的一個實施例中采樣保持電路的電路圖；圖6為圖1的電路信號檢測裝置另一實施例的電路圖。圖2、3、6中E1 標準電路、E2 被測電路其輸入端為inl、輸出端為outl ；U1、U2、 U3、U4分別為第一、第二、第三、第四采樣保持電路，其輸入端為in2、輸出端為out2、控制端 為Ctll ；01、02、03、04、05、06 第一至第六比較器采用MAX903CAP型電壓比較器，07 第一 電壓跟隨器(采用0PA642型運算放大器，反相輸入端與輸出相接)，01、02、03、04、05、06、 07的同相輸入端為in+，反相輸入端為in-，輸出端為out3 ；D1、D2、D3、D4、D5、D6 第一至第 六觸發(fā)器采用DM74174型D觸發(fā)器，輸入端為D，同相輸出端為Q，時鐘端為CP ；CL 數(shù)據(jù)處 理電路，Li、L2、ΔΙ、Δ 2 信號延遲線；Bl 非門，Rl 電阻，Β2 :7432型或門電路，B3 :89C51 單片機，B4 :74LS86型異或門電路，N2 =LED發(fā)光二極管。Gl、G2、G3、G4基準電壓，Gl表示 高電平允許最小值，G2 表示低電平允許最大值，G3表示高電平允許最大值，G4表示低電 平允許最大值。圖4中41^2^3、44^5^6^7為時序信號，信號41 為標準電路El直接輸出的 時序信號，信號A2為信號Al經(jīng)過第一電壓跟隨器07后的時序信號，信號A3為被測電路E2 輸出經(jīng)過信號遲延線Ll后的時序信號，信號A4為信號A2經(jīng)過信號延遲線L2后的時序信 號，信號A5為信號A2、信號A4經(jīng)過或門B2后的時序信號，信號A6為信號A5經(jīng)過非門Bl 后的時序信號，信號A7為圖6中信號A4經(jīng)過74LS123型單穩(wěn)態(tài)觸發(fā)器產(chǎn)生的信號。圖5中R3、R4電阻，08 運算放大器，09 第二電壓跟隨器，08、09采用0PA642運 算放大器，C1、C2 電容，Nl :NPN型三極管，B5 :3D03C型N溝道MOS增強性場效應(yīng)管，in2 運算放大器08的同相輸入端，out2 第二電壓跟隨器09的輸出端，Ctll :B5的柵極。圖6中B6 :74LS123型單穩(wěn)態(tài)觸發(fā)器，R5 電阻、C3 電容。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
和工作原理做進一步說明圖1為電路信號檢測裝置的原理框圖。由圖1可知電路信號檢測裝置由時序產(chǎn)生 電路、提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、數(shù)據(jù)處理電路組成， 該裝置上還有低電平參數(shù)漂移檢測電路、零電平檢測電路。標準電路和被測電路輸入端相接，并同時施加相同的輸入信號，標準電路和被測 電路的輸出與時序產(chǎn)生電路相接，時序產(chǎn)生電路的輸出分別與提前信號檢測電路、低電平 參數(shù)漂移檢測電路、零電平檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、數(shù)據(jù)處理電 路相接，提供測試和控制信號。而提前信號輸出檢測電路、低電平參數(shù)漂移檢測電路、尖峰 脈沖檢測電路、零電平檢測電路，邏輯錯誤檢測電路的輸出與數(shù)據(jù)處理電路相接，數(shù)據(jù)處理 電路對輸入信號進行處理。圖2為本發(fā)明一個實施例的原理結(jié)構(gòu)圖。參見圖2 第一采樣保持電路、第一比較器、第一觸發(fā)器組成提前信號輸出檢測電 路，第一采樣保持電路、第二比較器、第二觸發(fā)器組成低電平參數(shù)漂移檢測電路，第二采樣 保持電路、第三比較器、第三觸發(fā)器組成尖峰脈沖檢測電路，第二采樣保持電路、第四比較器、第四觸發(fā)器組成零電平檢測電路。第一電壓跟隨器、信號延遲線Li、信號延遲線L2、信 號延遲線Δ1、信號延遲線Δ2，或門電路B2，非門電路Bl組成時序產(chǎn)生電路，產(chǎn)生測試信 號和控制信號A2、A3、A4、A5、A6，其中信號A2、信號A3、信號A4作為測試信號，分別送入第 一采樣保持電路、第二采樣保持電路、第五比較器、第六比較器的輸入端，信號A2、信號A4、 信號A5、信號A6，作為控制信號，信號A5經(jīng)信號延遲線△ 1后控制第一采樣保持電路，信號 A6經(jīng)信號延遲線△ 2后控制第二采樣保持電路，信號A5控制第一觸發(fā)器、第二觸發(fā)器，信號 A6控制第三觸發(fā)器、第四觸發(fā)器、第三采樣保持電路、第四采樣保持電路，信號A4控制第五 觸發(fā)器、第六觸發(fā)器和數(shù)據(jù)處理電路CL。圖3為信號檢測裝置一個實施例電路圖，圖4為圖3所示檢測裝置的時序圖，標準 電路和被測電路是共同設(shè)計、結(jié)構(gòu)相同的電路，標準電路是被證實滿足使用要求的合格電 路。參見圖3 標準電路El的輸入端inl和被測電路E2的輸入端inl相連，給El和E2輸 入相同的信號，并同時開始工作。結(jié)合圖3和圖4，時序產(chǎn)生電路由信號延遲線L1、L2、Δ 1、Δ 2、第一電壓跟隨器07， 或門Β2，非門Bl組成。時序產(chǎn)生電路與標準電路Ε1、被測電路Ε2的輸出outl相接，產(chǎn)生 圖4的時序信號是信號Al、信號A2、信號A3、信號A4、信號A5、信號A6。其中信號A2、信號 A3、信號A4為用于測量或比較的輸入信號，信號A2、信號A4、信號A5、信號A6為控制信號。標準電路El輸出端outl的輸出信號為信號Al，標準電路El的輸出端outl接時 序產(chǎn)生電路中第一電壓跟隨器07的同相輸入端，第一電壓跟隨器07的輸出端輸出信號A2 送入或門B2的一個輸入端、第五比較器05的同相輸入in+、信號延遲線L2的一端。被測電 路E2經(jīng)信號延遲線Ll后的輸出信號為A3。信號延遲線L2的一端信號為A2，另一端輸出信號為A4，信號延遲線L2的信號A4 端接或門B2的另一輸入端、異或門B4的一個輸入端、第六比較器06的反相輸入端in-，第 五觸發(fā)器D5、第六觸發(fā)器D6的時鐘端CP，單片機的P0. 6端；或門B2的輸出信號為A5，接非門Bl的輸入端，信號延遲線Δ 1的一端，第一觸發(fā) 器D1、第二觸發(fā)器D2的時鐘端CP，信號延遲線Δ 1的另一端接第一采樣保持電路Ul的復(fù) 位端ctllo信號延遲線Δ 1輸出只要保證第一觸發(fā)器D1、第二觸發(fā)器D2完成對D端的信號保 持到Q端而第一采樣保持電路Ul不復(fù)位即可。非門Bl的輸出信號為Α6，非門Bl的輸出端接第三采樣保持電路U3、第四采樣保 持電路U4的復(fù)位端ctll，第三觸發(fā)器D3、第四觸發(fā)器D4的時鐘端CP，信號延遲線Δ 2的一 端。信號延遲線Δ 2的另一端接第二采樣保持電路U2的復(fù)位端ctll。信號延遲線Δ 2輸出只要保證第三觸發(fā)器D3、第四觸發(fā)器D4完成對D端的信號保 持到Q端而第二采樣保持電路U2不復(fù)位即可。第一采樣保持電路U1、第一比較器01、第一觸發(fā)器Dl組成提前信號輸出檢測電 路，被測電路Ε2的輸出經(jīng)延時線Ll后送第一采樣保持電路Ul的輸入端in2端，第一采樣 保持電路Ul的輸出端out2接第一比較器01的in+端，第一比較器01的in-端接基準電 壓Gl 高電平允許最小值，檢測被測電路E2電路在第一采樣保持電路Ul的控制端ctll復(fù) 位前，是否存在提前脈沖的輸出(第一采樣保持電路Ul的out2輸出是否大于基準電壓Gl 高電平允許最小值)，當(dāng)存在時，則第一比較器01的輸出為高電平，第一比較器01的輸出out3接第一觸發(fā)器Dl的D端，第一觸發(fā)器Dl的CP端接或門B2的輸出端，或門B2的輸出 信號為A5，或門B2的輸出經(jīng)延時線Δ 1后接第一采樣保持電路Ul的復(fù)位端ctll，由圖4 可知，當(dāng)信號A5上升沿到來時，使第一觸發(fā)器Dl的輸入端信號保持在Q端，信號A5經(jīng)過信 號延遲線Δ 1延遲后送第一采樣保持電路Ul的ctll復(fù)位端，控制第一采樣保持電路Ul復(fù) 位，調(diào)整信號延遲線Δ 1長度，保證在信號Α5上升沿到來第一觸發(fā)器Dl完成對D端的信號 保持后再讓第一采樣保持電路Ul復(fù)位。第一觸發(fā)器Dl的輸出Q端與數(shù)據(jù)處理電路中單片 機Β3的Ρ0. 0 口相連。第一采樣保持電路Ul、第二電壓比較器02和第二觸發(fā)器D2組成低電平參數(shù)漂移 檢測電路，第一采樣保持電路Ul的輸出out2接第二比較器02的同相輸入端in+，第二比 較器02的反相輸入端in-接基準電壓G2 低電平允許最大值，檢測被測電路E2在第一采 樣保持電路Ul的控制端ctl 1復(fù)位前，是否存在輸出電平大于低電平允許的最大值，如于大 于，輸出電平又是低電平則存在低電平參數(shù)漂移，當(dāng)?shù)诙容^器02的in+大于in-時，第二 比較器02的輸出out3為高電平，第二比較器02的輸出接第二觸發(fā)器D2的輸入端D端，第 二觸發(fā)器D2的CP端接或門B2的輸出端，信號為A5，當(dāng)信號A5高電平到來時，第二觸發(fā)器 D2的輸入信號保持到輸出Q上，第二觸發(fā)器D2的Q端與數(shù)據(jù)處理電路中單片機B3的P0. 1 口相接。第二采樣保持電路U2、第三電壓比較器03和第三觸發(fā)器D3組成尖峰脈沖檢測電 路，被測電路E2的輸出outl經(jīng)信號延遲線Ll信號延遲后與第二采樣保持電路U2的輸入 端in2相接，第二采樣保持電路U2的輸出out2與第三比較器03的in+端相接，第三比較 器03的in-端接基準電壓G3 高電平允許最大值，檢測在被測電路E2電路高電平結(jié)束之 前，電平是否大于高電平允許的最大值，如果大于，則說明存在尖峰脈沖，則第三比較器03 的同相輸入in+大于反相輸入in-，第三比較器03的輸出ou3呈現(xiàn)高電平，第三比較器03 的輸出out3與第三觸發(fā)器D3的D端相接，第三觸發(fā)器D3的時鐘端CP接Bl的輸出，非門 Bl的輸出信號為A6，當(dāng)信號A6高電平上升沿到來時，第三比較器03比較的結(jié)果，保持于第 三觸發(fā)器D3的Q端，第三觸發(fā)器D3的Q端與數(shù)據(jù)處理電路中單片機的P0. 2 口相接。當(dāng)?shù)?三觸發(fā)器D3完成了信號保持，則第二采樣保持電路U2就可以復(fù)位了，信號A6經(jīng)信號延遲 線Δ2延時后控制第二采樣保持電路U2完成復(fù)位，調(diào)整Δ 2的長度，保證第三觸發(fā)器D3完 成信號保持再讓U2復(fù)位。第二采樣保持電路U2、第四電壓比較器04和第四觸發(fā)器D4組成零電平檢測電路， 第二采樣保持電路U2的輸出out2接第四比較器04的in+端，第四比較器04的in-端接 基準電壓G4 低電平允許最大值，檢測在被測電路E2電路高電平結(jié)束之前，如果輸出是低 電平，則檢測低電平是否大于低電平允許的最大值，如果小于，說明被測電路E2輸出為零 電平，則第四比較器04的in-大于in+，第四比較器04輸出out3為低電平，第四觸發(fā)器D4 輸入端D為低電平，第四觸發(fā)器D4的時鐘端CP接非門Bl的輸出，輸出信號為A6，當(dāng)信號A6 信號上升沿到來時，第四觸發(fā)器D4的D端的值保存于Q端，也就是第四比較器04的比較的 結(jié)果，保持于第四觸發(fā)器D4的Q端，第四觸發(fā)器D4的Q端與數(shù)據(jù)處理電路中單片機B3的 P0. 3 口相連。第五比較器05、第六比較器06，第三采樣保持電路U3、第四采樣保持電路U4，第五 觸發(fā)器D5、第六觸發(fā)器D6組成邏輯錯誤檢測電路，第五比較器05的反相輸入端in-、第六比較器06的同相輸入端in+與信號延遲線Ll的一端相接，信號延遲線Ll的另一端接被測 電路E2的輸出outl ；第五比較器05的同相輸入端in+與信號延遲線L2的一端、第一電壓 跟隨器07的輸出、或門電路B2的一個輸入端相接；第六比較器06的反相輸入端in-與信 號延遲線L2的另一端，觸發(fā)器D5、觸發(fā)器D6的CP端，或門B2的另一輸入端，異或門B4的 一個輸入端，單片機B3的PO. 6 口相接；第五比較器05的輸出端out3接第三采樣保持電路 U3的輸入端in2，第六比較器06輸出端out3接第四采樣保持電路U4的輸入端in2，第三 采樣保持電路U3、第四采樣保持電路U4的輸出out2，分別接第五觸發(fā)器D5、第六觸發(fā)器D6 的輸入端D端，第五觸發(fā)器D5、第六觸發(fā)器D6的輸出端Q端分別接數(shù)據(jù)處理電路中單片機 的 PO. 4、PO. 5 口。第一電壓跟隨器07的輸出與自身的反相輸入端相接，輸出信號為A2，第一電壓跟 隨器07的輸出與信號延遲線L2的一端相接，信號延遲線L2的另一端輸出信號為A4，信號 延遲線L2的輸出信號A4送入第五觸發(fā)器D5、第六觸發(fā)器D6的CP端，當(dāng)信號A4上升沿到 來時，第三采樣保持電路U3的輸出out2保持于第五觸發(fā)器D5的Q端；第四采樣保持電路 U4的輸出ou2保持到第六觸發(fā)器D6的Q端；非門Bl的輸出接第三采樣保持電路U3、第四 采樣保持電路U4的復(fù)位端ctll，非門Bl的輸出信號為A6，當(dāng)A6為高電平時，第三采樣保 持電路U3、第四采樣保持電路U4復(fù)位輸出為0，當(dāng)信號A6為低電平時，電路進行信號采樣 并在輸出端保持最高電平。被測電路E2輸出端接信號延遲線Li，信號延遲線Ll的另一端 輸出信號為A3，調(diào)整信號延遲線Li，信號延遲線L2，使得在正常情況下信號A3在信號A2、 信號A4的時序之間，則第三采樣保持電路U3、第四采樣保持電路U4輸出均為1，當(dāng)信號A3 不在信號A2、信號A4之間，則第三采樣保持電路U3、第四采樣保持電路U4輸出至少有一個 不為1，結(jié)合提前信號輸出檢測電路、零電平檢測電路的檢測結(jié)果可以判斷電路時序是否正 確。單片機B3、異或門B4、電阻Rl、LED發(fā)光二極管N2組成數(shù)據(jù)處理電路，單片機B3 為89C51型單片機，電源端高電平端與電阻Rl相連，電阻Rl的另一端接LED發(fā)光二極管N2 的輸入端，LED發(fā)光二極管N2的輸出端接單片機的P1.0 口，異或門B4的一個輸入端接信 號延遲線L2的信號A4輸出端，另一端接單片機B3的Pl. 1 口，異或門B4的輸出接單片的 中斷口 當(dāng)單片機B3的Pl. 1 口為低電平，信號A4為低電平時，單片機中斷口 _輸 出低電平，單片機響應(yīng)中斷，將PO 口數(shù)據(jù)讀入單片機，并進行判斷，如果單片機發(fā)現(xiàn)PO 口數(shù) 據(jù)有錯誤，則單片機B3的Pl. 0輸出0 (P1. 0復(fù)位信號為1)，點亮LED發(fā)光二極管N2，進行 報警，單片機響應(yīng)完中斷，將Pl. 1置1，信號A4為0則異或門B4輸出為1，當(dāng)信號A4的高 電平到來時，異或門B4輸出為0，單片機的中斷口:^輸出為0，由于只要對信號A4的下降 沿起作用，信號延遲線L2的信號A4輸出端接單片機的P0. 6 口，單片機根據(jù)P0. 6的值判斷 是否處理PO 口數(shù)據(jù)，當(dāng)P0.6為1時不用處理PO 口數(shù)據(jù)，而將Pl. 1 口置為0，則異或門B4 的輸出為1，屏蔽中斷。信號A4、P1. 1的輸入與中斷口_輸出相互關(guān)系見下表，通過單片 機B3中Pl. 1的設(shè)置和P0. 6的值可以實現(xiàn)只有當(dāng)信號A4為下降沿時，單片機處理PO 口數(shù) 據(jù)的目的。
8
權(quán)利要求
1.一種電路信號檢測裝置，其特征在于由時序產(chǎn)生電路、提前信號輸出檢測電路、尖 峰脈沖檢測電路、邏輯錯誤檢測電路、數(shù)據(jù)處理電路組成，將與被測電路共同設(shè)計、結(jié)構(gòu)相 同的標準電路輸入端和被測電路輸入端連接，標準電路、被測電路的輸出與時序產(chǎn)生電路 連接，時序產(chǎn)生電路的輸出與提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電 路、數(shù)據(jù)處理電路分別連接，提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電 路的輸出與數(shù)據(jù)處理電路相連。
2.根據(jù)權(quán)利要求1所述一種電路信號檢測裝置，其特征在于提前信號輸出檢測電路由 第一采樣保持、第一比較器、第一觸發(fā)器構(gòu)成，第一采樣保持電路的輸出接第一比較器的同 相輸入端，第一比較器的反相輸入端接基準電壓高電平允許最小電壓，第一比較器的輸出 端與第一觸發(fā)器的輸入端連接，第一觸發(fā)器的輸出接數(shù)據(jù)處理電路。
3.根據(jù)權(quán)利要求1所述一種電路信號檢測裝置，其特征在于尖峰脈沖檢測電路由第二 采樣保持電路、第三比較器、第三觸發(fā)器組成，第二采樣保持電路輸出接第三比較器的同相 輸入端，第三比較器的反相輸入端接基準電壓高電平允許最大電壓，第三比較器的輸出端 與第三觸發(fā)器的輸入端連接，第三觸發(fā)器的輸出接數(shù)據(jù)處理電路。
4.根據(jù)權(quán)利要求1所述一種電路信號檢測裝置，其特征在于邏輯錯誤檢測電路由第 五、第六比較器，第三、第四采樣保持電路，第五、第六觸發(fā)器構(gòu)成，第五、第六比較器的輸出 分別接第三、第四采樣保持電路的輸入端，第三、第四采樣保持電路的輸出分別與第五、第 六觸發(fā)器的輸入端連接，第五、第六觸發(fā)器的輸出接數(shù)據(jù)處理電路。
5.根據(jù)權(quán)利要求1所述一種電路信號檢測裝置，其特征在于檢測裝置還有低電平參數(shù) 漂移檢測電路、零電平檢測電路；低電平參數(shù)漂移檢測電路、零電平檢測電路的輸入端和控 制端與時序產(chǎn)生電路相連，輸出端與數(shù)據(jù)處理電路連接。
6.根據(jù)權(quán)利要求1或5所述一種電路信號檢測裝置，其特征在于所述低電平參數(shù)漂移 檢測電路由第一采樣保持電路、第二比較器、第二觸發(fā)器組成，第一采樣保持電路的輸出接 第二比較器的同相輸入端，第二比較器的反相輸入端接基準電壓低電平允許最大值，第二 比較器的輸出端與第二觸發(fā)器輸入端連接，第二觸發(fā)器的輸出接數(shù)據(jù)處理電路。
7.根據(jù)權(quán)利要求1或5所述一種電路信號檢測裝置，其特征在于所述零電平檢測電路 由第二采樣保持電路、第四比較器、第四觸發(fā)器組成，第二采樣保持電路的輸出接第四比較 器的同相輸入端，第四比較器的反相輸入端接基準電壓低電平允許最大值，第四比較器輸 出端與第四觸發(fā)器輸入端連接，第四觸發(fā)器的輸出接數(shù)據(jù)處理電路。
全文摘要
本發(fā)明涉及對電信號檢測的一種電路信號檢測裝置。該裝置由時序產(chǎn)生電路、提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、數(shù)據(jù)處理電路組成。通過對標準電路和被測電路同時施加相同的測試條件且并行工作，利用對被測電路和標準電路的輸出時序的調(diào)整，進行標準電路與被測電路輸出信號的對比測試和對比測試控制；通過裝置上提前信號輸出檢測電路、尖峰脈沖檢測電路、邏輯錯誤檢測電路、低電平參數(shù)漂移檢測電路及數(shù)據(jù)處理電路，檢測被測電路是否存在提前信號輸出、尖峰脈沖輸出、邏輯錯誤輸出、低電平參數(shù)漂移及零電平輸出，從而檢查出輸出信號的正確性。
文檔編號G01R31/28GK102087335SQ20101053675
公開日2011年6月8日 申請日期2010年11月6日 優(yōu)先權(quán)日2010年11月6日
發(fā)明者林中昊, 林日其, 洪啟媛, 洪明 申請人:洪明