專利名稱：支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種地震數(shù)據(jù)采集裝置，特別是涉及一種支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置。
背景技術(shù)：
我國地震臺(tái)觀測網(wǎng)在國家九五、十五計(jì)劃實(shí)施以后，逐步實(shí)現(xiàn)了數(shù)字化、網(wǎng)絡(luò)化建設(shè)，已實(shí)現(xiàn)了網(wǎng)絡(luò)建設(shè)到臺(tái)站、建設(shè)到儀器。作為地震觀測臺(tái)網(wǎng)中的關(guān)鍵設(shè)備之一，地震數(shù)據(jù)采集裝置也已實(shí)現(xiàn)了網(wǎng)絡(luò)化進(jìn)程。目前地震臺(tái)觀測網(wǎng)建成了以IPv4協(xié)議為主的行業(yè)觀測網(wǎng)絡(luò)。然而，隨著互聯(lián)網(wǎng)的飛速發(fā)展，在地震臺(tái)觀測網(wǎng)建設(shè)過程中，IPv4網(wǎng)絡(luò)技術(shù)的局限性凸顯一方面，IPv4網(wǎng)絡(luò)地·址即將耗盡；另一方面，IPv4不能提供完全安全可靠的數(shù)據(jù)服務(wù)，而這些也成為進(jìn)一步建設(shè)發(fā)展地震臺(tái)觀測網(wǎng)所要解決的重要問題。因此，在地震臺(tái)觀測網(wǎng)中使用既支持IPv4協(xié)議，也支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，成為必然趨勢。

實(shí)用新型內(nèi)容鑒于上述原因，本實(shí)用新型的目的在于提供一種既支持IPv4協(xié)議，也支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置。為實(shí)現(xiàn)上述目的，本實(shí)用新型采用以下技術(shù)方案一種支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，安裝于一密封機(jī)箱內(nèi)，其特征在于，它包括多路模數(shù)轉(zhuǎn)換電路，CPLD, FPGA，授時(shí)電路及中央處理器；多路模數(shù)轉(zhuǎn)換電路的信號(hào)輸出端依次經(jīng)該CPLD、FPGA與該中央處理器的一組I/O口相連接，該授時(shí)電路的信號(hào)輸出端經(jīng)該FPGA與該中央處理器的另一組I/O 口相連接；該中央處理器中安裝有支持IPv4和IPv6協(xié)議的Iinux操作系統(tǒng)。所述授時(shí)電路包括GPS模塊、單片機(jī)、CMOS器件、比較器；該GPS模塊的信號(hào)輸出端與該單片機(jī)的信號(hào)輸入端相連接，該單片機(jī)的信號(hào)輸出端與該CMOS器件的信號(hào)輸入端相連接，該CMOS器件的信號(hào)輸出端與該比較器的信號(hào)輸入端相連接。所述模數(shù)轉(zhuǎn)換電路包括模數(shù)轉(zhuǎn)換器和一個(gè)可輸出任意波形的數(shù)模轉(zhuǎn)換器。所述CPLD還與一標(biāo)定信號(hào)發(fā)生器相連接，所述數(shù)模裝換器輸出的任意波形經(jīng)所述CPLD及標(biāo)定信號(hào)發(fā)生器對(duì)地震傳感器進(jìn)行標(biāo)定。所述CPLD還與一電壓溫度監(jiān)視芯片相連接，該電壓溫度監(jiān)視芯片的型號(hào)為AD24445。所述CMOS器件為74HC04，所述比較器為TLC3702。本實(shí)用新型的優(yōu)點(diǎn)在于本實(shí)用新型的地震數(shù)據(jù)采集裝置，既支持IPv4協(xié)議也支持IPv6協(xié)議，能夠滿足進(jìn)一步建設(shè)地震臺(tái)觀測網(wǎng)的需要，可廣泛應(yīng)用于未來的地震臺(tái)觀測網(wǎng)中。
圖I是本實(shí)用新型的組成結(jié)構(gòu)示意圖；圖2是本實(shí)用新型中授時(shí)電路的主要組成結(jié)構(gòu)示意圖；圖3是本實(shí)用新型一具體實(shí)施例中授時(shí)電路的部分電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。圖I是本實(shí)用新型的組成結(jié)構(gòu)示意圖，圖2是本實(shí)用新型中授時(shí)電路的主要組成結(jié)構(gòu)示意圖。如圖所示，本實(shí)用新型的支持IPv6的地震數(shù)據(jù)采集裝置，安裝于一密封機(jī)箱內(nèi)，包括多路模數(shù)轉(zhuǎn)換電路I，可編程邏輯器件(CPLD, Complex Programmable LogicDevice) 2,可編程門陣列(FPGA,Field-Programmable Gate Array) 3,授時(shí)電路4,中央處理器(CPU) 5。地震傳感器的信號(hào)輸出端經(jīng)運(yùn)算放大器與多路模數(shù)轉(zhuǎn)換電路I的信號(hào)輸入端相連接，多路模數(shù)轉(zhuǎn)換電路I的信號(hào)輸出端依次經(jīng)CPLD 2,FPGA 3與中央處理器5的一組I/
O口相連接，授時(shí)電路4的信號(hào)輸出端經(jīng)FPGA 3與中央處理器5的另一組I/O 口相連接，中央處理器5中安裝有支持IPv4和IPv6協(xié)議的Iinux操作系統(tǒng)。其中，多路模數(shù)轉(zhuǎn)換電路I包括三個(gè)模數(shù)轉(zhuǎn)換器，用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，及一個(gè)數(shù)模轉(zhuǎn)換器(16位)。于一具體實(shí)施例中，模數(shù)轉(zhuǎn)換器可選用TI公司的ADS1281，其為24位差分輸入的模數(shù)轉(zhuǎn)換器，于20K采樣率時(shí)能達(dá)到19位分辨率，而且功耗較低(為20K/8mW)，采用±2. 5V供電，參考電壓外置±2. 5V。CPLD 2用于接收經(jīng)模數(shù)轉(zhuǎn)換電路轉(zhuǎn)換后的數(shù)字信號(hào)，并將該數(shù)字信號(hào)經(jīng)FPGA 3傳輸給中央處理器5，也可將該數(shù)字信號(hào)存儲(chǔ)于EEROM中；同時(shí)，CPLD 2還分別與一用于監(jiān)測電壓和溫度的電壓溫度監(jiān)視芯片，以及一標(biāo)定信號(hào)發(fā)生器相連接，所述數(shù)模轉(zhuǎn)換器可輸出一任意波形，該波形經(jīng)CPLD及標(biāo)定信號(hào)發(fā)生器對(duì)地震傳感器進(jìn)行標(biāo)定。于一具體實(shí)施例中，CPLD選用XC2C64，144腳封裝，共128個(gè)宏單元，該器件不儀功耗低而且性能可靠；電壓溫度監(jiān)視芯片選用AD24445，該芯片具有5通道，自帶溫度傳感器。授時(shí)電路4用于保證各個(gè)地震觀測點(diǎn)的時(shí)間同步精度，其主要包括GPS模塊41、單片機(jī)42、CM0S器件43、比較器44等。GPS模塊41的信號(hào)輸出端與單片機(jī)42的信號(hào)輸入端相連接，單片機(jī)42的信號(hào)輸出端與CMOS器件43的信號(hào)輸入端相連接，CMOS器件43的信號(hào)輸出端與比較器44的信號(hào)輸入端相連接。授時(shí)電路的工作過程為GPS模塊41接收衛(wèi)星信號(hào)，在與衛(wèi)星信號(hào)同步后，通過串口將時(shí)間、位置等信息發(fā)送給單片機(jī)42，單片機(jī)42收到該信息后對(duì)該信息進(jìn)行編碼，編碼格式為IRIG-B碼，編碼后的信息經(jīng)CMOS器件43轉(zhuǎn)換為差分信號(hào)，再經(jīng)比較器44整形為標(biāo)準(zhǔn)CMOS電平信號(hào)后傳輸給FPGA 3。于一具體實(shí)施例中，GPS模塊使用LEA-5X，單片機(jī)使用STC12LE5410AD, CMOS 器件使用 74HC04，比較器使用 TLC3702。FPGA 3收到上述CMOS電平信號(hào)后，從該CMOS電平信號(hào)中提取出每個(gè)上升沿以作為地震數(shù)據(jù)采集裝置時(shí)間計(jì)數(shù)器的參考信號(hào)，同時(shí)，F(xiàn)PGA 3對(duì)編碼后的時(shí)間、位置信息進(jìn)行解碼，并將解碼后的時(shí)間、位置信息傳輸給中央處理器5，由中央處理器5從中提取出絕對(duì)時(shí)間信號(hào)作為地震數(shù)據(jù)采集裝置的時(shí)間。于一具體實(shí)施例中，F(xiàn)PGA采用ACTEL公司生產(chǎn)的A3P250,該芯片具有250K門，36K字節(jié)RAM，IK字節(jié)FLASHROM，最多可設(shè)置157個(gè)I/O接口。中央處理器5接收經(jīng)模數(shù)轉(zhuǎn)換電路、CPLD、FPGA處理后的數(shù)字信號(hào)及經(jīng)授時(shí)電路編碼、FPGA解碼后的觀測點(diǎn)時(shí)間位置信息。中央處理器5上安裝有嵌入式Linux操作系統(tǒng)，并在該系統(tǒng)下開發(fā)有采集數(shù)據(jù)處理程序、數(shù)據(jù)網(wǎng)絡(luò)服務(wù)程序、數(shù)據(jù)記錄程序等應(yīng)用程序。采集數(shù)據(jù)處理程序可實(shí)現(xiàn)24位數(shù)據(jù)采集、FIR數(shù)字濾波運(yùn)算、數(shù)據(jù)壓縮存儲(chǔ)等功能。該程序?qū)⑺鼋邮盏降臄?shù)字信號(hào)(每秒2000點(diǎn)數(shù)據(jù))進(jìn)行數(shù)字濾波運(yùn)算，并將運(yùn)算處理后的數(shù)據(jù)存儲(chǔ)于SDRAM中。數(shù)據(jù)網(wǎng)絡(luò)服務(wù)程序?qū)ι鲜龃鎯?chǔ)于SDRAM中經(jīng)過運(yùn)算處理的數(shù)據(jù)進(jìn)行壓縮、打包，并通過網(wǎng)絡(luò)傳輸給用戶。本實(shí)用新型中，通過對(duì)Linux系統(tǒng)的裁剪修改，使得數(shù)據(jù)網(wǎng)絡(luò)服務(wù)程序可同時(shí)支持IPv4和IPv6協(xié)議，因而,數(shù)據(jù)可通過IPv4或IPv6網(wǎng)絡(luò)向用戶傳輸,用戶也可以通過IPv4或IPv6網(wǎng)絡(luò)向地震數(shù)據(jù)采集裝置發(fā)送控制命令。數(shù)據(jù)記錄程序?qū)⒔?jīng)數(shù)據(jù)網(wǎng)絡(luò)服務(wù)程序壓縮、打包后的數(shù)據(jù)存儲(chǔ)在CF卡中。于一具體實(shí)施例中，中央處理器選用ATMEL公司的AT91SAM9263，該芯片集成ARM9TDMI內(nèi)核，內(nèi)置256K字節(jié)SRAM、2M字節(jié)FLASH、4個(gè)UART以及32個(gè)I/O接口，采用全靜態(tài)設(shè)計(jì)，工作頻率為206MHz，核心供電I. 8V(實(shí)際采用I. IV)。CPU外圍擴(kuò)展一片64M字節(jié)SDRAM，一片32M的NANDFLASH和以太網(wǎng)接口 ；CPU內(nèi)部串口作為終端控制臺(tái)。嵌入式Iinux操作系統(tǒng)采用2. 6. 27的內(nèi)核，移植時(shí)將內(nèi)核進(jìn)行修改、定制和重新編譯，使得內(nèi)核能夠同時(shí)支持IPv4和IPv6協(xié)議，然后對(duì)Iinux系統(tǒng)下網(wǎng)絡(luò)應(yīng)用程序進(jìn)行修改編譯，包括ifconfig、ftp、telnet、xinetd、wuftpd、intelnetd等程序,最終將編譯完的內(nèi)核和應(yīng)用程序燒錄到CPU中。本實(shí)用新型的支持IPv6的地震數(shù)據(jù)采集裝置，由模數(shù)轉(zhuǎn)換電路對(duì)采集的地震數(shù)據(jù)模擬信號(hào)數(shù)字化處理后經(jīng)CPLD、FPGA傳輸給中央處理器，中央處理器上安裝有定制修改后的Iinux操作系統(tǒng),該修改后的Iinux系統(tǒng)同時(shí)支持IPv4和IPv6協(xié)議，因而，中央處理器處理后的地震數(shù)據(jù)可通過IPv4或是IPv6網(wǎng)絡(luò)向用戶傳輸，用戶也可以通過IPv4或IPv6網(wǎng)絡(luò)向地震數(shù)據(jù)采集裝置發(fā)送控制命令。本實(shí)用新型能夠滿足進(jìn)一步建設(shè)地震臺(tái)觀測網(wǎng)的需要，可廣泛應(yīng)用于未來的地震臺(tái)觀測網(wǎng)中。以上所述是本實(shí)用新型的較佳實(shí)施例及其所運(yùn)用的技術(shù)原理，對(duì)于本領(lǐng)域的技術(shù)人員來說，在不背離本實(shí)用新型的精神和范圍的情況下，任何基于本實(shí)用新型技術(shù)方案基礎(chǔ)上的等效變換、簡單替換等顯而易見的改變，均屬于本實(shí)用新型保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，安裝于一密封機(jī)箱內(nèi)，其特征在于，它包括多路模數(shù)轉(zhuǎn)換電路，CPLD, FPGA，授時(shí)電路及中央處理器； 多路模數(shù)轉(zhuǎn)換電路的信號(hào)輸出端依次經(jīng)該CPLD、FPGA與該中央處理器的一組I/O 口相連接，該授時(shí)電路的信號(hào)輸出端經(jīng)該FPGA與該中央處理器的另一組I/O 口相連接； 該中央處理器中安裝有支持IPv4和IPv6協(xié)議的Iinux操作系統(tǒng)。
2.如權(quán)利要求I所述的支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，其特征在于，所述授時(shí)電路包括GPS模塊、單片機(jī)、CMOS器件、比較器； 該GPS模塊的信號(hào)輸出端與該單片機(jī)的信號(hào)輸入端相連接，該單片機(jī)的信號(hào)輸出端與該CMOS器件的信號(hào)輸入端相連接,該CMOS器件的信號(hào)輸出端與該比較器的信號(hào)輸入端相連接。
3.如權(quán)利要求2所述的支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，其特征在于，所述模數(shù)轉(zhuǎn)換電路包括模數(shù)轉(zhuǎn)換器和一個(gè)可輸出任意波形的數(shù)模轉(zhuǎn)換器。
4.如權(quán)利要求3所述的支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，其特征在于， 所述CPLD還與一標(biāo)定信號(hào)發(fā)生器相連接，所述數(shù)模裝換器輸出的任意波形經(jīng)所述CPLD及標(biāo)定信號(hào)發(fā)生器對(duì)地震傳感器進(jìn)行標(biāo)定。
5.如權(quán)利要求4所述的支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，其特征在于，所述CPLD還與一電壓溫度監(jiān)視芯片相連接，該電壓溫度監(jiān)視芯片的型號(hào)為AD24445。
6.如權(quán)利要求2所述的支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，其特征在于，所述CMOS器件為74HC04，所述比較器為TLC3702。
專利摘要本實(shí)用新型提供一種支持IPv6協(xié)議的地震數(shù)據(jù)采集裝置，安裝于一密封機(jī)箱內(nèi)，它包括多路模數(shù)轉(zhuǎn)換電路，CPLD，F(xiàn)PGA，授時(shí)電路及中央處理器；地震傳感器的信號(hào)輸出端經(jīng)運(yùn)算放大器與多路模數(shù)轉(zhuǎn)換電路的信號(hào)輸入端相連接，多路模數(shù)轉(zhuǎn)換電路的信號(hào)輸出端依次經(jīng)CPLD、FPGA與中央處理器的一組I/O口相連接，授時(shí)電路的信號(hào)輸出端經(jīng)FPGA與中央處理器的另一組I/O口相連接；中央處理器中安裝有支持IPv4和IPv6協(xié)議的linux操作系統(tǒng)，因而，地震數(shù)據(jù)可通過IPv4或是IPv6網(wǎng)絡(luò)向用戶傳輸，用戶也可以通過IPv4或IPv6網(wǎng)絡(luò)向地震數(shù)據(jù)采集裝置發(fā)送控制命令。本實(shí)用新型能夠滿足進(jìn)一步建設(shè)地震臺(tái)觀測網(wǎng)的需要，可廣泛應(yīng)用于未來的地震臺(tái)觀測網(wǎng)中。
文檔編號(hào)G01V1/22GK202748479SQ201220394819

公開日2013年2月20日 申請(qǐng)日期2012年8月9日 優(yōu)先權(quán)日2012年8月9日
發(fā)明者李江, 陳陽, 薛兵, 朱小毅, 彭朝勇, 林湛, 李建飛, 周銀興, 劉明輝, 莊丹寧 申請(qǐng)人:中國地震局地震預(yù)測研究所