亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種基于dsp+cpld控制的峰值電流限流裝置及控制方法

文檔序號:9890850閱讀:583來源:國知局
一種基于dsp+cpld控制的峰值電流限流裝置及控制方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明屬于DSP+CPLD組合控制技術(shù)領(lǐng)域,特別是涉及一種基于DSP+CPLD控制的峰值電流限流裝置及控制方法。
【背景技術(shù)】
[0002]電源模塊是鐵路信號電源屏的配套???,該模塊為鐵路信號設(shè)備提供直流24V電源,以滿足鐵路信號電源系統(tǒng)對24V直流電源的相關(guān)技術(shù)要求。電源模塊是采用移相全橋軟開關(guān)技術(shù)的開關(guān)電源,主要由輸入防雷、輸入濾波、前級AC/DC變換電路、后級DC/DC隔離變壓器變換電路、輔助電源、顯示功能電路、風(fēng)扇控制電路和控制電路組成。為了提高電源模塊的可靠性,該模塊還設(shè)有完善的保護(hù)功能,對于關(guān)鍵保護(hù)功能采用軟硬件雙級保護(hù)措施。
[0003]現(xiàn)階段,直流電源主要采用傳統(tǒng)的模擬控制技術(shù)實(shí)現(xiàn),但存在控制參數(shù)一致性差、故障定位不準(zhǔn)確、效率低等問題。隨著電力電子技術(shù)的迅速發(fā)展,為了使鐵路領(lǐng)域的高頻開關(guān)電源能夠跟上開關(guān)電源的發(fā)展,提高開關(guān)電源的技術(shù)含量和智能水平,開發(fā)帶單片機(jī)采用軟開關(guān)技術(shù)的電源已經(jīng)迫在眉睫。實(shí)際工況中,由于各種原因而導(dǎo)致電源模塊輸出會出現(xiàn)短路情況,這時電源模塊短路對模塊內(nèi)部器件的破壞程度最大,如果電源模塊輸出能夠在瞬態(tài)出現(xiàn)短路情況下自動保護(hù)模塊內(nèi)部器件,當(dāng)短路解除后仍能繼續(xù)工作,那將會極大提尚電源t旲塊的使用壽命。

【發(fā)明內(nèi)容】

[0004]為了解決上述問題,本發(fā)明的目的在于提供一種基于DSP+CPLD控制的峰值電流限流裝置及控制方法。
[0005]為了達(dá)到上述目的,本發(fā)明提供的基于DSP+CPLD控制的峰值電流限流裝置包括:DSP控制電路、CPLD可編程邏輯控制器、峰值限流比較電路和峰值電流采樣電路;其中:DSP控制電路與CPLD可編程邏輯控制器連接,峰值電流采樣電路與峰值限流比較電路連接,峰值限流比較電路與CPLD可編程邏輯控制器連接。
[0006]所述的DSP控制電路的輸出信號端和輸入信號端均與CPLD可編程邏輯控制器相連接。
[0007]所述的峰值電流采樣電路的輸入端通過電流互感器與變壓器原邊相連接,輸出端與峰值限流比較電路連接。
[0008]所述的CPLD可編程邏輯控制器為可編程邏輯器件,其輸入端包括:驅(qū)動A輸入端、驅(qū)動B輸入端、驅(qū)動C輸入端、驅(qū)動D輸入端和峰值狀態(tài)輸入端,輸出端包括:驅(qū)動輸出A端、驅(qū)動輸出B端、驅(qū)動輸出C端、驅(qū)動輸出D端和峰值狀態(tài)輸出端;其中:驅(qū)動A輸入端、驅(qū)動B輸入端、驅(qū)動C輸入端和驅(qū)動D輸入端與DSP控制電路連接、峰值狀態(tài)輸入端與峰值限流比較電路連接,驅(qū)動輸出A端、驅(qū)動輸出B端、驅(qū)動輸出C端和驅(qū)動輸出D端與移相全橋開關(guān)管的控制端直接連接,峰值狀態(tài)輸出端與DSP控制電路連接。
[0009]所述的CPLD可編程邏輯控制器的內(nèi)部邏輯結(jié)構(gòu)組成包括:第一或門、第二或門、第三或門、延時器、第一觸發(fā)器、第二觸發(fā)器、第一與門、第二與門、第三與門、第四與門、第五與門、第六與門、第一非門和第二非門;
[0010]第一或門的兩個輸入端分別與驅(qū)動A輸入端和驅(qū)動B輸入端連接、其輸出端與延時器的輸入端連接,延時器輸出端與第一觸發(fā)器的第一輸入端連接,第一觸發(fā)器的第二輸入端與峰值狀態(tài)輸入端連接,第一觸發(fā)器輸出延時信號;
[0011]第二觸發(fā)器的第一輸入端與第一或門的輸出端連接、其第二輸入端與峰值狀態(tài)輸入端連接,第二觸發(fā)器輸出端同時與第一與門的輸入端和第二與門的第一輸入端連接,第一與門的輸出端與驅(qū)動輸出A端連接,第二與門的第二輸入端與驅(qū)動B輸入端連接,第二與門的輸出端與驅(qū)動輸出B端連接;
[0012]第一非門的輸入端接收延時信號、其輸出端與第三與門的第一輸入端連接,第三與門的第二輸入端與驅(qū)動A輸入端連接,第三與門的輸出端與第二或門的第一輸入端連接,第四與門的第一輸入端與驅(qū)動C輸入端連接、其第二輸入端接收延時信號,第四與門的輸出端與第二或門的第二輸入端連接、第二或門的輸出端與驅(qū)動輸出C端連接;
[0013]第二非門的輸入端接收延時信號、其輸出端與第五與門的第一輸入端連接,第五與門的第二輸入端與驅(qū)動D輸入端連接,第五與門的輸出端與第三或門的第一輸入端連接,第六與門的輸入端連接延時信號、其輸出端與第三或門的第二輸入端連接,第三或門的輸出端與驅(qū)動輸出D端連接。
[0014]所述的第一觸發(fā)器和第二觸發(fā)器為D觸發(fā)器,其第一輸入端為觸發(fā)器的時鐘端,第二輸入端為觸發(fā)器的置I端。
[0015]本發(fā)明提供的基于DSP+CPLD控制的峰值電流限流裝置的控制方法包括按順序進(jìn)行的下列步驟:
[0016]步驟I)正常階段:在裝置正??刂七^程中,峰值限流比較電路輸出高電平,即峰值狀態(tài)信號為“高電平”,此時,DSP控制電路的輸出驅(qū)動信號為正常的移相全橋控制信號;
[0017]步驟2)峰值限流階段:當(dāng)電源模塊中的DC/DC隔離變壓器原邊電流信號過大,經(jīng)過峰值電流采樣電路后,采樣電流信號送入峰值限流比較電路后輸出低電平,即峰值狀態(tài)信號為“低電平”,此時在CPLD可編程邏輯控制器內(nèi)部會瞬態(tài)封鎖輸入驅(qū)動,關(guān)閉移相全橋開關(guān)管;
[0018]步驟3)DSP控制階段:DSP控制電路檢測到峰值限流比較電路輸出低電平時,關(guān)閉所有移相全橋開關(guān)管的驅(qū)動,然后等待20個開關(guān)周期后,即延時400微秒,DSP控制電路將以一定的比例緩慢放開輸出驅(qū)動信號。
[0019]在步驟2)中,所述的瞬態(tài)封鎖輸入驅(qū)動,關(guān)閉移相全橋開關(guān)管的方法包括按順序進(jìn)行的下列步驟:
[0020]步驟2.1)峰值電流信號采樣階段:峰值電流采樣電路采集變壓器原邊電流采樣信號后傳送給峰值限流比較電路,當(dāng)出現(xiàn)峰值限流時峰值限流比較電路會輸出低電平,即峰值狀態(tài)信號為低電平;
[0021 ]步驟2.2)峰值限流硬件保護(hù)第一階段:峰值狀態(tài)信號瞬態(tài)封鎖第二觸發(fā)器,第二觸發(fā)器輸出低電平經(jīng)過第一與門后輸出給驅(qū)動輸出A端;第二觸發(fā)器輸出低電平與驅(qū)動B信號一起經(jīng)過第二與門后輸出給驅(qū)動輸出B端;
[0022]步驟2.3)峰值限流硬件保護(hù)第二階段:峰值限流硬件保護(hù)第一階段發(fā)生的同時,峰值狀態(tài)信號瞬態(tài)封鎖第一觸發(fā)器,第一觸發(fā)器的輸出經(jīng)過第一非門后與驅(qū)動A信號一起經(jīng)過第三與門輸出;第一觸發(fā)器的輸出與驅(qū)動C信號一起經(jīng)過第四與門輸出;第三與門輸出和第四與門輸出一起經(jīng)過第二或門后輸出到驅(qū)動輸出C端;
[0023]步驟2.4)峰值限流硬件保護(hù)第三階段:峰值限流硬件保護(hù)第一階段發(fā)生的同時,峰值狀態(tài)信號瞬態(tài)封鎖第一觸發(fā)器,第一觸發(fā)器的輸出經(jīng)過第二非門后與驅(qū)動D信號一起經(jīng)過第五與門輸出;第一觸發(fā)器的輸出經(jīng)過第六與門輸出;第五與門的輸出和第六與門的輸出一起經(jīng)過第三或門后輸出到驅(qū)動輸出D端;
[0024]步驟2.5)峰值限流控制軟件保護(hù)階段:峰值限流硬件保護(hù)第一階段發(fā)生的同時,峰值狀態(tài)信號送給DSP控制電路,DSP控制電路檢測到該低電平脈沖后,關(guān)閉所有移相全橋開關(guān)管的驅(qū)動,并延時400微秒,后逐次放開控制占空比,直至達(dá)到正常控制占空比。
[0025]本發(fā)明提供的基于DSP+CPLD控制的峰值電流限流裝置及控制方法,能夠用于在為鐵路信號設(shè)備提供直流電源的電源模塊輸出出現(xiàn)短路情況下實(shí)現(xiàn)自動保護(hù);當(dāng)短路解除后能夠快速恢復(fù)輸出供電,因此能夠大量減少電源模塊短路情況下造成的模塊損壞以及模塊故障率,進(jìn)一步提高經(jīng)濟(jì)效益。
【附圖說明】
[0026]圖1為本發(fā)明提供的基于DSP+CPLD控制的峰值電流限流裝置的結(jié)構(gòu)示意圖。
[0027]圖2為CPLD可編程邏輯控制器內(nèi)部所需硬件延時信號的原理框圖。
[0028]圖3為CPLD可編程邏輯控制器內(nèi)部所需硬件驅(qū)動A,B信號的原理框圖。
[0029]圖4為CPLD可編程邏輯控制器內(nèi)部所需硬件驅(qū)動C信號的原理框圖。
[0030
當(dāng)前第1頁1 2 3 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1