專利名稱：具有服務(wù)質(zhì)量保證的低端路由器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種面向最終用戶的低端路由器，尤其是一種具有服務(wù)質(zhì)量保證的低端路由器，屬于通信技術(shù)領(lǐng)域。
近年來，骨干網(wǎng)使用的高端路由器普遍采用交叉開關(guān)和ASIC技術(shù)，處理速度顯著提高，已相繼出現(xiàn)了千兆位路由器(GSR)和太兆位路由器(TSR)。骨干網(wǎng)數(shù)據(jù)的傳輸和轉(zhuǎn)發(fā)能力已不再是互聯(lián)網(wǎng)的瓶頸。路由器的位置如

圖1所示，圖中，中間大圓代表光纖骨干網(wǎng)，三個(gè)小圓代表本地用戶網(wǎng)，CR為核心路由器，ER為低端路由器，T為用戶終端。雖然骨干網(wǎng)速率很高，但用戶的接入速率仍然很低，主要原因是處于骨干網(wǎng)邊沿，連接骨干網(wǎng)與本地用戶網(wǎng)的低端路由器處理能力太低，且無QoS(服務(wù)質(zhì)量保證)機(jī)制。無法支持實(shí)時(shí)視頻、音頻業(yè)務(wù)。
現(xiàn)有低端路由器的主要問題是
1.普通路由器采用基于CPU的總線處理方式，處理速度低，吞吐量小。
2.高性能路由器模擬核心路由器的結(jié)構(gòu)設(shè)計(jì)，由專用的機(jī)箱、底板和線卡組成，成本高，用戶無法接受。
3.無QoS保證機(jī)制，無法保證視頻和音頻業(yè)務(wù)的質(zhì)量。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種具有服務(wù)質(zhì)量保證的低端路由器，它由總線處理器、交換處理器和路由處理器組成，其中交換處理器和路由處理器獨(dú)立設(shè)置，總線處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間，總線處理器處理具有與外部連接的接入端口。總線處理器為兩片現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)，分別連接交換處理器內(nèi)部總線、路由處理器內(nèi)部總線和外部共享總線。
所述的交換處理器由數(shù)字信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器以及只讀存儲(chǔ)器組成，它們通過內(nèi)部總線連接在一起?？偩€處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間，它將各接入端口提供的用于交換處理的各種信息通過內(nèi)部總線交交換處理器進(jìn)行處理，并根據(jù)交換處理器的處理結(jié)果，通過外部共享總線，在個(gè)接入端口間調(diào)度數(shù)據(jù)。
所述的路由處理器與交換處理器的結(jié)構(gòu)基本相同，只是實(shí)現(xiàn)的功能不同。它也由數(shù)字信號(hào)信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器組成，它們通過內(nèi)部總線連接在一起?？偩€處理器垮接在路由處理器內(nèi)部總線和低端路由器外部共享總線之間，它將各接入端口提供的用于路由處理的各種信息通過內(nèi)部總線交路由處理器進(jìn)行處理，并根據(jù)路由處理器的處理結(jié)果，通過外部共享總線，在個(gè)接入端口間調(diào)度數(shù)據(jù)。
根據(jù)上述技術(shù)方案分析可知，本實(shí)用新型由總線處理器、交換處理器和路由處理器組成。所有接入端口都連接在外部共享總線上，它們一方面對(duì)數(shù)據(jù)進(jìn)行緩存，一方面通過總線處理器向交換處理器和路由處理器提供處理信息。交互處理器和路由對(duì)接入端口提供的處理信息進(jìn)行處理，完成數(shù)據(jù)尋址、尋路、調(diào)度、轉(zhuǎn)發(fā)等一系列工作，并將結(jié)果提供給總線處理器?？偩€處理器根據(jù)上述處理結(jié)果，通過外部共享總線在各個(gè)接入端口間調(diào)度和轉(zhuǎn)發(fā)數(shù)據(jù)。在本實(shí)用新型中，交換方式主要用于小區(qū)內(nèi)各子網(wǎng)用戶間的數(shù)據(jù)交換，路由方式主要用于小區(qū)內(nèi)子網(wǎng)用戶與公網(wǎng)用戶間的數(shù)據(jù)交換。
本實(shí)用新型具體的特點(diǎn)是1、采用路由、交換雙模塊獨(dú)立、分別處理，內(nèi)外總線隔離的方式，提高了低端路由器的處理速度，強(qiáng)化QoS質(zhì)量保證機(jī)制；2、核心處理模塊采用高性能數(shù)字信號(hào)處理器(DSP)，它比CPU處理速度快，實(shí)時(shí)性強(qiáng)，是高性能交換和路由算法的理想平臺(tái)，為QoS質(zhì)量保證提供基礎(chǔ)。
3、總線處理器采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)，不僅可以模擬現(xiàn)有各種總線的功能，而且可以根據(jù)交換處理器和和路由處理器的要求，提供附加功能，較現(xiàn)有固定總線模式的路由器靈活性強(qiáng)，擴(kuò)展性好。
圖2為本實(shí)用新型低端路由器的總體結(jié)構(gòu)示意圖，圖中I/O代表低端路由器的數(shù)據(jù)接入端口。
圖3為本實(shí)用新型的電路框圖，F(xiàn)PGA為現(xiàn)場(chǎng)可編程邏輯陣列，DSP為數(shù)字處理器，SDRAM為同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。ROM為只讀存儲(chǔ)器。
圖4為本實(shí)用新型的總線處理模塊FPGA1電路原理圖。
圖5為本實(shí)用新型的總線處理模塊FPGA2電路原理圖。
圖6為本實(shí)用新型的交換處理模塊DSP、ROM、RAM部分電路原理圖。
圖7為本實(shí)用新型的交換處理模塊DSP、ROM、RAM部分電路原理圖。
本實(shí)用新型低端路由器的總體結(jié)構(gòu)如圖2所示。它由總線處理器、交換處理器和路由處理器組成，它由總線處理器、交換處理器和路由處理器組成，其中交換處理器和路由處理器獨(dú)立設(shè)置，總線處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間，總線處理器處理具有與外部連接的接入端口。總線處理器為兩片現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)，分別連接交換處理器內(nèi)部總線、路由處理器內(nèi)部總線和外部共享總線。本實(shí)用新型與一般路由器不同的是，它有路由和交換兩個(gè)控制模塊和8個(gè)接口模塊，可分別連接4個(gè)本地用戶網(wǎng)和4個(gè)公網(wǎng)出口。
交換處理器由數(shù)字信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器以及只讀存儲(chǔ)器組成，它們通過內(nèi)部總線連接在一起?？偩€處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間，它將各接入端口提供的用于交換處理的各種信息通過內(nèi)部總線交交換處理器進(jìn)行處理，并根據(jù)交換處理器的處理結(jié)果，通過外部共享總線，在個(gè)接入端口間調(diào)度數(shù)據(jù)；路由處理器與交換處理器的結(jié)構(gòu)基本相同，只是實(shí)現(xiàn)的功能不同。它也由數(shù)字信號(hào)信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器組成，它們通過內(nèi)部總線連接在一起?？偩€處理器垮接在路由處理器內(nèi)部總線和低端路由器外部共享總線之間，它將各接入端口提供的用于路由處理的各種信息通過內(nèi)部總線交路由處理器進(jìn)行處理，并根據(jù)路由處理器的處理結(jié)果，通過外部共享總線，在個(gè)接入端口間調(diào)度數(shù)據(jù)。
本實(shí)用新型的電路原理圖如圖3所示。交換處理器由數(shù)字信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器組成，通過DSP提供的一組32位數(shù)據(jù)、32位地址的總線連接在一起，并通過總線處理器與外部共享總線相連。DSP用于對(duì)交換信息的實(shí)時(shí)處理，SDRAM用于存儲(chǔ)待處理的交換信息、信息處理結(jié)果以及DSP的各種工作狀態(tài)，ROM用于存儲(chǔ)DSP工作的程序和交換算法指令。路由處理器由數(shù)字信號(hào)處理器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器組成，它們通過DSP提供的一組32位數(shù)據(jù)、32位地址的總線連接在一起，并通過總線處理器與外部共享總線相連。DSP用于對(duì)路由信息的實(shí)時(shí)處理，SDRAM用于存儲(chǔ)待處理的路由信息、信息處理結(jié)果以及DSP的各種工作狀態(tài)，ROM用于存儲(chǔ)DSP工作的程序和交換算法指令?？偩€處理器采用2片現(xiàn)場(chǎng)可編程邏輯陣列〔FPGA〕實(shí)現(xiàn)，分別連接交換處理器和路由處理器，可提供120根外部共享總線接口，完成總線數(shù)據(jù)的調(diào)度和處理，具體電路設(shè)計(jì)見圖4-5中的U1、U4。交換處理器和路由處理器采用高速的數(shù)字信號(hào)處理器(DSP)實(shí)現(xiàn)，并各用一片同步動(dòng)態(tài)隨機(jī)存器存儲(chǔ)器(SDRAM)與之配合，用于存儲(chǔ)交換地址表、路由信息表、DSP處理所需的各種程序和變量等。如圖6、7所示，交換處理器的數(shù)字信號(hào)處理器(DSP)U7、ROM U11、U12，RAM U9、U10接U1的口線SW ED0-ED31、EA2-5；路由處理器的數(shù)字信號(hào)處理器(DSP)U13、ROM U17、U18，RAM U15、U16接U2的口線RT ED0-ED31、EA2-5等。
本實(shí)用新型的工作過程包括以下步驟1、本地用戶數(shù)據(jù)到達(dá)路由器接入端口，接入端口一邊對(duì)數(shù)據(jù)進(jìn)行緩存，一邊通知路由和交換模塊所到數(shù)據(jù)的有關(guān)信息，如源地址，目的地址、數(shù)據(jù)類型，服務(wù)質(zhì)量要求等。
2、交換模塊根據(jù)目的地址判斷數(shù)據(jù)是發(fā)往公網(wǎng)的還是發(fā)往小區(qū)內(nèi)其他子網(wǎng)的。如果是發(fā)給小區(qū)內(nèi)另一子網(wǎng)用戶的數(shù)據(jù)，則通過總線控制器，將數(shù)據(jù)直接從上一端口的接收緩沖區(qū)發(fā)到下一端口的發(fā)送緩沖區(qū)進(jìn)行轉(zhuǎn)發(fā)。如果是發(fā)往公網(wǎng)的，則由路由模塊處理。
3、路由模塊根據(jù)目的地址、源地址、數(shù)據(jù)類型，服務(wù)質(zhì)量要求等信息，查詢路由表，以最快的速度為用戶分配公網(wǎng)出口，并對(duì)用戶的業(yè)務(wù)進(jìn)行優(yōu)先排隊(duì)，讓實(shí)時(shí)業(yè)務(wù)盡快通過。當(dāng)某一端口出現(xiàn)擁塞時(shí)，路由器可自動(dòng)在公網(wǎng)端口間調(diào)配業(yè)務(wù)，均衡負(fù)載。來自公網(wǎng)的數(shù)據(jù)到達(dá)路由模塊，路由模塊根據(jù)目的地址為其選擇子網(wǎng)接口，將數(shù)據(jù)從相應(yīng)的公網(wǎng)接口取出，通過子網(wǎng)接口傳給目的用戶。
權(quán)利要求1.一種具有服務(wù)質(zhì)量保證的低端路由器，它由總線處理器、交換處理器和路由處理器組成，其特征在于交換處理器和路由處理器獨(dú)立雙模塊獨(dú)立設(shè)置，內(nèi)外總線隔離，總線處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間，總線處理器處理具有與外部連接的接入端口。
2.根據(jù)權(quán)利要求1所述的具有服務(wù)質(zhì)量保證的低端路由器，其特征在于總線處理器為兩片現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)，分別連接交換處理器內(nèi)部總線、路由處理器內(nèi)部總線和外部共享總線。
3.根據(jù)權(quán)利要求1所述的具有服務(wù)質(zhì)量保證的低端路由器，其特征在于交換處理器由數(shù)字信號(hào)處理器(DSP)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和(SDRAM)和只讀存儲(chǔ)器組成(ROM)，并通過內(nèi)部總線連接。
4.根據(jù)權(quán)利要求1所述的具有服務(wù)質(zhì)量保證的低端路由器，其特征在于路由處理器由數(shù)字信號(hào)處理器(DSP)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和(SDRAM)和只讀存儲(chǔ)器組成(ROM)，并通過內(nèi)部總線連接。
專利摘要一種具有服務(wù)質(zhì)量保證的低端路由器,它由總線處理器、交換處理器和路由處理器組成,其中交換處理器和路由處理器獨(dú)立設(shè)置,總線處理器垮接在交換處理器內(nèi)部總線和低端路由器外部共享總線之間,總線處理器處理具有與外部連接的接入端口。本實(shí)用新型提高了低端路由器的處理速度,強(qiáng)化QoS質(zhì)量保證機(jī)制;核心處理模塊采用高性能數(shù)字信號(hào)處理器(DSP),它比CPU處理速度快,實(shí)時(shí)性強(qiáng),是高性能交換和路由算法的理想平臺(tái),為QoS質(zhì)量保證提供基礎(chǔ)?？偩€處理器采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA),不僅可以模擬現(xiàn)有各種總線的功能,而且可以根據(jù)交換和路由模塊的要求,提供附加功能,較現(xiàn)有固定總線模式的路由器靈活性強(qiáng),擴(kuò)展性好。
文檔編號(hào)H04Q3/00GK2506044SQ0123329
公開日2002年8月14日 申請(qǐng)日期2001年8月16日 優(yōu)先權(quán)日2001年8月16日
發(fā)明者馬正新, 蘇東 申請(qǐng)人:北京百年樹人遠(yuǎn)程教育有限公司