專利名稱：在納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間的半導(dǎo)體電子器件中實(shí)現(xiàn)電連接的方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電子電路領(lǐng)域，更具體而言涉及包括納米尺寸的部 件的電子電路領(lǐng)域。在這種領(lǐng)域中，可以用和一個(gè)或者多個(gè)納米區(qū)域相互作用的一個(gè)或 者多個(gè)微米區(qū)域示意性地表示集成在半導(dǎo)體器件中的電子電路。微米區(qū)域包括所謂的標(biāo)準(zhǔn)電子部件，或者由其來限定，例如電容器二極管、MOSFET晶體管、地址器件、邏輯和存儲器件、微米接觸器或 者它們中的一部分。這些標(biāo)準(zhǔn)電子部件的尺寸通常是微米或者亞微米，這取決于在其實(shí) 際應(yīng)用的照相平版印刷源的波長，通常不低于90nm。納米區(qū)域反過來包括例如用SnPT技術(shù)(多間隔物構(gòu)圖技術(shù))借助于 電子平版印刷術(shù)(e束平版印刷術(shù))或者借助于壓印平版印刷術(shù)(在所有 可能的形式中軟平版印刷術(shù)、納米壓印平版印刷術(shù)步進(jìn)和閃射壓印平 版印刷術(shù)e超晶格納米線圖案)獲得的納米尺寸的電路結(jié)構(gòu)，或者由其 來限定。此外，納米區(qū)域可能包括容納在這種納米電路結(jié)構(gòu)中的、通過化學(xué) 分析實(shí)現(xiàn)的分子器件，也就是能夠?qū)崿F(xiàn)機(jī)械、電子或者光學(xué)特性的具體 功能的分子。更特別地，本發(fā)明涉及在上述類型的電路中，實(shí)現(xiàn)限定納米區(qū)域的 上述電路結(jié)構(gòu)的納米尺寸的元件(納米線)和微米區(qū)域的標(biāo)準(zhǔn)電子部件 之間的多個(gè)電觸點(diǎn)的方法。
背景技術(shù)：
在電子領(lǐng)域已知的是，強(qiáng)烈感覺到有實(shí)現(xiàn)電路結(jié)構(gòu)的尺寸越來越多 的減小的必要性。實(shí)際上，持續(xù)不斷改進(jìn)技術(shù)的出現(xiàn)已經(jīng)允許電路結(jié)構(gòu)的小型化，由 此允許了半導(dǎo)體電子器件中其密度的變大。例如，借助于非光刻技術(shù)可以實(shí)現(xiàn)具有幾十納米等級(大約30nm) 的間距的納米線的陣列，或者具有大約10"cm^的交叉點(diǎn)的密度的納米線的靜止交叉式結(jié)構(gòu)。N. A. Melosh， A. Boukai， F. Diana， B. Gerardot， A. Badolato，和J. R. Heath的出版物中 "Ultra High Density Nanowire Lattices and Circuits 中，M. D. Austin, W. Zhang， H. Ge， D. Wasserman， S. A. Lyon和S. Y. Chou在出版物Science 300， 112 ( 2003 )中的"6腿half-pitch lines and 0.04拜2 static random access memory patterns by nanoimprint lithography",在P丄Kuekes等人的專利US6128214中Nanotechnology， 16( 2005 )第1058 — 1061頁，以及GF. Gerofolini, G. Arena, CM Camalleri， C. Galati， S. Reina， L. Renna e D. Mascolo在出版物Nanoteclmology 16 (2005 ) 1040-1047中的"A hybrid approach to nanoelectronics"報(bào)導(dǎo)了這 些實(shí)施例的一些例子。然而，盡管目前獲得具有上述尺寸的納米結(jié)構(gòu)的能力是廣泛的，但 是直到現(xiàn)在為止，實(shí)現(xiàn)包括這種結(jié)構(gòu)的半導(dǎo)體器件主要處于實(shí)驗(yàn)方面。實(shí)際上沒有在工業(yè)制造這種電子器件主要是因?yàn)楹图{米技術(shù)有關(guān)的 標(biāo)準(zhǔn)電子部件的困難，也就是在電子器件的納米區(qū)域和微米區(qū)域之間實(shí) 現(xiàn)連接接口的困難。盡管已經(jīng)研制了實(shí)現(xiàn)上述連接的一些方法，例如，在Kuekes等人的 美國專利US6256767中或者仍然在A. DeHon， P. Lincoln和J. E. Savagein 在出版物IEEE Trans. On Nanotec.2 (3)， 165174, (9月，2003)中的 "Stochastic assembly of sub-lithographic nanoscale interfaces"凈艮導(dǎo)的，這 些方法是不可靠的并且在工業(yè)上是無益的。因此將希望具有一種可供使用的方法，用來實(shí)現(xiàn)微米區(qū)域的標(biāo)準(zhǔn)電 子部件和納米區(qū)域的納米電子部件之間的電連接，其特別簡單、可靠并 和目前在實(shí)現(xiàn)尺寸越來越減小的電路結(jié)構(gòu)中使用的技術(shù)相一致。這種方法將允許在半導(dǎo)體襯底中大規(guī)模高密度集成電路的工業(yè)化。發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是提供一種在上述所考慮類型的集成電子 器件中實(shí)現(xiàn)的方法，在納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間實(shí)現(xiàn)電連接， 其克服了上述的缺陷并且它們實(shí)現(xiàn)了根據(jù)現(xiàn)有技術(shù)的方法。根據(jù)本發(fā)明，通過在這里附屬的權(quán)利要求1中限定的方法解決了類 似的方法。在權(quán)利要求2-11中限定了根據(jù)本發(fā)明的方法的優(yōu)選實(shí)施例。參考附圖，借助于示意性的和非限定性例子，通過下面對一些實(shí)施 例的描述，根據(jù)本發(fā)明的方法的特征和優(yōu)點(diǎn)將是顯而易見的。


圖1示意性地示出了半導(dǎo)體電子器件的平面和部分截面圖，其包括 用根據(jù)本發(fā)明的方法實(shí)現(xiàn)的納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間的電連接；圖2到9示出了在根據(jù)本發(fā)明的方法的一些步驟中半導(dǎo)體電子器件 的一部分，具有相關(guān)的放大細(xì)節(jié)，用于實(shí)現(xiàn)圖l的電連接。圖IO示意性地示出了半導(dǎo)體電子器件的另一個(gè)實(shí)施例的一部分，其 包括用根據(jù)本發(fā)明的實(shí)現(xiàn)的納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間的電連接。
具體實(shí)施方式
標(biāo)準(zhǔn)電子部件之間電連接的方法的完整流程，下文中描述的僅僅是用于 理解本發(fā)明的本領(lǐng)域的通常技術(shù)所必需的那些步驟。而且，很值得注意的是，附圖表示在根據(jù)本發(fā)明的方法步驟的一些 步驟中集成在半導(dǎo)體器件中的電子電路的一部分的示意圖，它們不是按 照比例畫出的，相反，其以強(qiáng)調(diào)本發(fā)明的特征的方式畫出。借助于半導(dǎo)體電子器件制造中應(yīng)用的幾種技術(shù)，尤其是所有的光刻 方法(光學(xué)平版印刷術(shù)、UV、 EUV、電子的、離子的、壓印的)以及多 間隔物構(gòu)圖技術(shù)(SnPT)。為了更清楚，盡管已知的是，通過SnpT的特殊方案是有利的，但是 可以實(shí)現(xiàn)具有極其精確的納米電路結(jié)構(gòu)，并在下文中簡要概括其控制。尤其是，可以實(shí)現(xiàn)在半導(dǎo)體器件中包括高密度納米線陣列的電路結(jié)構(gòu)。SnPT (間隔構(gòu)圖技術(shù)SPT的重復(fù))是允許將沉積在襯底上的預(yù)定材 料的薄層的厚度(垂直尺寸)轉(zhuǎn)化成相同材料的間隔物的寬度或者更普 通的納米線的寬度(水平尺寸)。這種技術(shù)以更精確的方式實(shí)現(xiàn)了控制的可能性，并實(shí)現(xiàn)了大量材料 必須均 一 地適應(yīng)于它們下面的結(jié)構(gòu)形狀的能力。通過最初借助于至少設(shè)置在垂直延伸在側(cè)壁上的籽晶，在其上沉積進(jìn)一步通過對沉積層的各向異性刻蝕，獲得和上述側(cè)壁相鄰的包括 依次垂直延伸壁的納米線，可以應(yīng)用這些納米線以獲得另外的納米線。最后，選擇性地去除不同的材料的能力，隨后進(jìn)一步控制沉積和各 向異性刻蝕，允許獲得多種復(fù)雜的結(jié)構(gòu)。實(shí)際上，可以實(shí)現(xiàn)電路結(jié)構(gòu)，其中只有一個(gè)尺寸依賴于光刻法，然 而，通過將沉積層的厚度控制在甚至幾納米之內(nèi)，獲得剩余的兩個(gè)尺寸 (納米線的寬度和高度)。已知的是，沉積層表示借助于對材料的實(shí)際控制沉積，例如用"CVD 氧化"(控制氣相沉積)，以及借助于從底層的材料生長，例如借助于"熱 氧化"獲得的層?，F(xiàn)在，參考圖l,示出實(shí)現(xiàn)有集成電路的半導(dǎo)體器件的襯底A。特別地，在襯底A上，存在納米電路結(jié)構(gòu)1,其包括多個(gè)彼此平行 的，沿著預(yù)定方向x延伸并根據(jù)安排好的結(jié)構(gòu)布置的導(dǎo)體納米線2，表示 為納米線2的陣列或者系列3。借助于上述的S"PT技術(shù)有利地實(shí)現(xiàn)的納米線2具有在5nm和60nm 之間的寬度ly,優(yōu)選在5nm和30nm之間，然而，它們的系列3具有通 常低于90nm的間距Ly,優(yōu)選在10-50nm的范圍內(nèi)。應(yīng)當(dāng)注意的是，納米線2的寬度ly和系列3的間距Ly例如都小于電 子平版印刷術(shù)允許的極限尺寸。換句話說，特別不能借助于電子平版印 刷術(shù)或者新產(chǎn)生的其它平版印刷術(shù)技術(shù)"接近"納米線2。導(dǎo)電納米線2的系列3,以及更通常的納米電路結(jié)構(gòu)1構(gòu)成了或者無 論如何都是半導(dǎo)體電子器件中所謂納米區(qū)域的 一部分。還是參考圖1， 4,其表示朝著集成電子器件的標(biāo)準(zhǔn)電子部件指引的 多個(gè)線和導(dǎo)電管芯，后者在圖中沒有示出。這些管芯4構(gòu)成了或者無論如何都具有是半導(dǎo)體電子器件的所謂微 米區(qū)域的 一部分的上述標(biāo)準(zhǔn)電子部件。通過多個(gè)電接觸區(qū)域，或者納米線2和管芯4之間的簡單接觸實(shí)現(xiàn) 了根據(jù)本發(fā)明的納米區(qū)域和微米區(qū)域之間的電連接，也就是上述納米線 電路結(jié)構(gòu)1和標(biāo)準(zhǔn)電子部件之間的電連接。在圖5中示出了這些觸點(diǎn)。為了獲得觸點(diǎn)5，根據(jù)本發(fā)明的方法首先在絕緣層6的納米線2的系 列3上提供了這種實(shí)現(xiàn)，特別如參考圖2和3示出的那樣。這種絕緣層6優(yōu)選是氧化硅層，其厚度在lnm和100nm之間。然而，為了實(shí)現(xiàn)這種層，還可以應(yīng)用不同的材料，例如氮化硅和類似的絕緣材料。根據(jù)本發(fā)明，本發(fā)明的方法由此提供了在露出每個(gè)納米線2的一部 分的窗口 7的上述絕緣層6上的開口，在圖中用10表示。優(yōu)選地，對于上述窗口7的開口，在絕緣層6上首先實(shí)現(xiàn)覆蓋層8， 有利地，可以是抗蝕劑層，其在圖4的例子中可以看見。關(guān)于這一點(diǎn)，優(yōu)選借助于電子平版印刷術(shù)，在抗蝕劑層8上限定帶 或者條9，其沿著相對于納米線的延伸方向x成角度oc傾斜的方向延伸。特別地，用納米寬度b和基本上跨越納米線2的整個(gè)系列3的長度 限定條9，如在圖5中示出的那樣。關(guān)于電子平版印刷術(shù)，值得注意的是，它指的是這樣的過程，使用 校準(zhǔn)的電子束在襯底上，在這個(gè)具體的情況中是在抗蝕劑層8上，限定 預(yù)定的幾何形狀。這種碰撞的抗蝕劑部分改變了其自身的溶解特性初始可溶解的負(fù) 性抗蝕劑經(jīng)曝光后變成在溶劑中不可溶解并且抗沖洗，反之初始不可溶 解的正性抗蝕劑曝光于輻射之后退化，并且它們變成可溶解?？蛇x擇地，借助于壓印平版印刷術(shù)可以在抗蝕劑層8中限定上述條9。因此，去除對應(yīng)于這些條9的抗蝕劑層8，露出下面絕緣層6的相應(yīng) 帶或者部分6a，如在圖6中所示的。連續(xù)化學(xué)刻蝕去除了沒有被抗蝕劑8掩蔽和保護(hù)的絕緣層6,即準(zhǔn)確 地說，也就是絕緣層6的露出部分6a，在其中限定了上述窗口7。特別地，絕緣層6上的窗口 7的開口決定了納米線2的上述露出部 分10的曝光，并還根據(jù)整體用11表示的系列進(jìn)行布置。應(yīng)當(dāng)注意的是，納米線2的露出部分具有基本菱形的形狀，較長邊 dx=b/sena,通過關(guān)系A(chǔ)x-Ly/tana給出該露出部分10的系列11的間距。應(yīng)當(dāng)說可以根據(jù)納米線2的系歹U 3的間距和系列3本身的導(dǎo)電納米 線2的數(shù)量來選擇確定窗口 7相對于納米線2的方向x的傾斜度的角度a 的值。在任何情況中，有利的是，以沿著納米線2的露出部分10的方向x 取向的側(cè)面和它們的系列11的間距Ax落在借助于平版印刷術(shù)可達(dá)到的 極限之內(nèi)的方式，選擇角度a、以及窗口 7的條9的上述納米寬度b。而且，以納米線2的露出部分IO在平行于納米線2的延伸方向x的 軸x，上具有各個(gè)突起10a的方式，選擇條9的納米寬度b和其傾斜角a, 這些突起是不重疊的。在這一點(diǎn)上，去除覆蓋層8，也就是剩余的抗蝕劑層，如圖8所示； 在絕緣的暴露層6上實(shí)現(xiàn)上述的導(dǎo)電管芯4。具體地，沿著基本上垂直于納米線2的延伸方向x的方向y實(shí)現(xiàn)管 芯4,如圖9所示。根據(jù)本發(fā)明，以這樣的方式實(shí)現(xiàn)每個(gè)管芯4:對應(yīng)于窗口7，重疊到 納米線2的各個(gè)露出部分10上，獲得了上述的觸點(diǎn)5并實(shí)現(xiàn)了納米區(qū)域 和微米區(qū)域之間所期望的電連接。而且，應(yīng)當(dāng)說，根據(jù)常規(guī)的方法，通過開口了窗口 7的絕緣層6上 沉積導(dǎo)電材料層，在圖中沒有示出后者，并借助于平版印刷術(shù)限定它， 有利地實(shí)現(xiàn)了管芯4。導(dǎo)電材料可以是通過CVD技術(shù)沉積的摻雜多晶硅 或者通過PVD沉積的金屬。以這種方式，使得納米線2的每個(gè)菱形露出部分10完全地并選擇性 地和相應(yīng)的管芯4接觸。用本發(fā)明的方法，實(shí)際上，在集成電子器件的在納米區(qū)域和微米區(qū) 域之間實(shí)現(xiàn)了電連接，因?yàn)楦鶕?jù)關(guān)系A(chǔ)x/Ly"l/a (a< <1)納米線2的 系列3的間距Ly正好轉(zhuǎn)化成大于相同納米線2的露出部分10的系列11 的間距Ax。有利地是，借助于當(dāng)前在實(shí)現(xiàn)半導(dǎo)體電子器件中使用的技術(shù)，用于 實(shí)現(xiàn)導(dǎo)電管芯4的技術(shù)，上述轉(zhuǎn)化使得納米線2奇特地和直接容易地和 標(biāo)準(zhǔn)電子部件例如微米觸點(diǎn)之間進(jìn)行電連接。例如，對于具有在5nm和60nm之間的寬度ly的納米線2來說，其 布置在具有在10nm和50nm之間的間距Ly的系列3中，窗口 7的上述 寬度b可以具有在5nm和30nm之間的值，其傾斜角a可以具有在小數(shù) 度數(shù)和幾十度之間的值，優(yōu)選在0.1和30度之間。對于納米線2的露出部分10的序列11,以這樣的方式獲得間距Ax:點(diǎn)。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，根據(jù)通常稱作FIB的技術(shù)，或者使用 S"PT技術(shù)，直接用離子束轟擊絕緣層6，可以在絕緣層6上獲得上述窗口 7的開口 。參考圖10，示出了用根據(jù)本發(fā)明的方法獲得的導(dǎo)電管芯4和導(dǎo)電納 米線2之間的電連接的例子，其中納米線2的系列3是所謂的交叉型的 納米電路結(jié)構(gòu)的一部分，整體用la表示。沒有討論細(xì)節(jié)，在這種納米結(jié)構(gòu)的描述中，有用的是應(yīng)當(dāng)注意在混 合型的集成電子器件的情況中，也就是其中電子器件本身的納米區(qū)域包 括分子器件的情況中，交叉式電路結(jié)構(gòu)尤其有利。根據(jù)本發(fā)明的方法的主要優(yōu)點(diǎn)存在于選擇性地接觸陣列的導(dǎo)電納米 線的可能性，其間距小于借助于電子平版印刷術(shù)可獲得的最低限度。這種可能性有利地允許在半導(dǎo)體襯底中實(shí)現(xiàn)集成的高密度電子器件。另 一個(gè)優(yōu)點(diǎn)在于根據(jù)本發(fā)明的方法的簡單實(shí)現(xiàn)，其提供了容易集成在目前使用的生產(chǎn)工藝中的步驟。而且，從經(jīng)濟(jì)的角度來看目前的方法已經(jīng)顯露出特別的效益。 顯然，為了滿足偶然的和特殊的需求，本領(lǐng)域技術(shù)人員可以對上述的本發(fā)明進(jìn)行很多改進(jìn)，然而，所有的改進(jìn)都包含在本發(fā)明的保護(hù)范圍之內(nèi)，如通過下述的權(quán)利要求所限定的。
權(quán)利要求
1.一種用于在半導(dǎo)體電子器件中實(shí)現(xiàn)在納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間的電連接的方法，該方法包括步驟a)提供包括基本上彼此平行并沿著預(yù)定方向x延伸的導(dǎo)電納米線(2)的系列(陣列)(3)的納米電路結(jié)構(gòu)；b)在上述納米線(2)的系列(3)的上面實(shí)現(xiàn)絕緣層(6)；c)在所述絕緣層(6)上形成納米線寬度b的窗口(7)的開口，納米線寬度b的該窗口(7)沿著相對于納米線(2)的延伸方向x成角度α的傾斜方向延伸以便基本上橫跨納米線(2)的整個(gè)系列(3)，暴露出所述納米線(2)的露出部分(10)的系列(11)，一個(gè)對應(yīng)于每個(gè)納米線；d)在上述絕緣層(6)上實(shí)現(xiàn)沿著基本上垂直于所述方向x的方向y延伸并朝著所述標(biāo)準(zhǔn)電子部件指引的多個(gè)導(dǎo)電管芯(4)，所述每個(gè)管芯(4)對應(yīng)于所述窗口(7)重疊到納米線(2)的各個(gè)露出部分(10)上，獲得實(shí)現(xiàn)所述電連接的多個(gè)觸點(diǎn)(5)。
2. 根據(jù)權(quán)利要求l的方法，其中通過下述步驟實(shí)現(xiàn)所述絕緣層(6) 上的所述窗口 (7)的開口在所述絕緣層(6)上實(shí)現(xiàn)覆蓋層(8);在覆蓋層(8 )上限定具有上述傾斜角a和上述納米線寬度b的帶(9); 去除對應(yīng)于所述帶(9)的覆蓋層(8),獲得絕緣層(6)的相應(yīng)露 出部分(6a);利用獲得的所述窗口 (7)去除掉絕緣層(6)的所述露出部分(6a)。
3. 根據(jù)權(quán)利要求2的方法，其中所述覆蓋層(8)是抗蝕劑層。
4. 根據(jù)權(quán)利要求3的方法，其中通過電子平版印刷術(shù)或者壓印平版 印刷術(shù)限定所述帶(9)。
5. 根據(jù)權(quán)利要求l的方法，其中通過SnpT技術(shù)或者通過FIB在所 述絕緣層(6)上實(shí)現(xiàn)所述窗口 (7)的開口。
6. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中以下述的方式選擇窗 口 (7)的所述納米線寬度b和所述傾斜角a，該方式為所述納米線(2) 的露出部分(10)在平行于納米線(2)的延伸方向x的軸x方向上具有 各自的非重疊突起(10a)。
7. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中在沉積之后，借助于 平版印刷術(shù)在所述絕緣層(6)上實(shí)現(xiàn)所述導(dǎo)電管芯(4)，其中所述窗口(7)是導(dǎo)電材料層的開口。
8. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中所述納米線(2)的 所述寬度ly在5nm和60nm之間，優(yōu)選在5nm和30nm之間。
9. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中所述納米線(2)的 系列(3)的所述間距Ly小于90nm。優(yōu)選在10nm和50nm之間。
10. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中所述窗口 (7)的納 米線寬度b在lnm和50nm之間，優(yōu)選在lnm和30nm之間，所述傾斜 角a在小數(shù)度數(shù)和幾十度之間，優(yōu)選在0.1和30度之間。
11. 根據(jù)先前任一項(xiàng)所述權(quán)利要求的方法，其中所述納米電路結(jié)構(gòu) 是交叉型的(la)。
全文摘要
本發(fā)明涉及一種用于在半導(dǎo)體電子器件中實(shí)現(xiàn)納米電路結(jié)構(gòu)和標(biāo)準(zhǔn)電子部件之間的電連接的方法，其包括步驟a)提供包括基本上彼此平行并沿著預(yù)定方向x延伸的導(dǎo)電納米線(2)的系列(陣列)(3)的納米電路結(jié)構(gòu)；b)在納米線(2)的系列(3)上面實(shí)現(xiàn)絕緣層(6)；c)在絕緣層(6)上形成納米線寬度b的窗口(7)的開口，納米線寬度b的該窗口(7)沿著相對于納米線(2)的延伸方向x成角度α的傾斜方向延伸以便基本上橫跨納米線(2)的整個(gè)系列(3)，暴露出納米線(2)的露出部分(10)的系列(11)，一個(gè)對應(yīng)于每個(gè)納米線；d)在絕緣層(6)上實(shí)現(xiàn)沿著基本上垂直于方向x的方向y延伸并朝著標(biāo)準(zhǔn)電子部件指引的多個(gè)導(dǎo)電管芯(4)，所述每個(gè)管芯(4)對應(yīng)于所述窗口(7)重疊到納米線(2)的各個(gè)露出部分(10)上，獲得實(shí)現(xiàn)所述電連接的多個(gè)觸點(diǎn)(5)。
文檔編號B82B3/00GK101218169SQ200680024973
公開日2008年7月9日 申請日期2006年7月7日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者D·馬斯科洛, G·塞羅福利尼 申請人:意法半導(dǎo)體股份有限公司