本發(fā)明涉及一種基于pwm濾波的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，用于獲取系統(tǒng)均衡控制的偏差量，適用于采用最大值為基準(zhǔn)的并聯(lián)系統(tǒng)均衡控制領(lǐng)域，例如開關(guān)電源、ups并聯(lián)供電時最大值均流控制，led并聯(lián)運(yùn)行時最大值均流控制等場合。

背景技術(shù)：

在許多工業(yè)場合，為滿足負(fù)載大范圍變化、冗余性能和可靠性能等指標(biāo)要求，往往需要對模塊進(jìn)行并聯(lián)連接，形成并聯(lián)系統(tǒng)，從而提高系統(tǒng)帶負(fù)載能力和可靠性及冗余性的性能指標(biāo)。這是基于并聯(lián)系統(tǒng)為多模塊并聯(lián)輸出結(jié)構(gòu)，具備兼容性強(qiáng)、可n+m冗余備份、可靠性強(qiáng)、性價比高、設(shè)計(jì)難度較低、易于管理等一系列優(yōu)勢，成為解決系統(tǒng)設(shè)計(jì)的首選方案之一。但是，這樣的并聯(lián)系統(tǒng)都會存在一個非常普遍的問題——即輸出量均衡控制的問題。

由于各個并聯(lián)模塊特性不可能完全一致，因而導(dǎo)致并聯(lián)系統(tǒng)各個模塊的輸出負(fù)荷不平衡。極端情況下，長期處于超負(fù)荷的模塊其壽命會大大降低，并容易引起故障，從而使得并聯(lián)系統(tǒng)可靠性和壽命急劇降低,因而必須對并聯(lián)系統(tǒng)輸出進(jìn)行均衡控制。而要實(shí)現(xiàn)輸出量均衡控制，其均衡控制偏差量的獲取是前提條件。

技術(shù)上，并聯(lián)系統(tǒng)輸出均衡控制技術(shù)主要有以并聯(lián)系統(tǒng)所有模塊輸出量的平均值為基準(zhǔn)的均衡控制方法(平均值均衡控制方案)和以并聯(lián)系統(tǒng)所有模塊輸出量中最大值為基準(zhǔn)的均衡控制方法(最大值均衡控制方案)。不論采用哪種均衡控制方案，其均衡控制偏差量獲取實(shí)現(xiàn)方式上主要有：依靠通信總線獲取均衡控制偏差量和無通信總線獲取均衡控制偏差量。平均值均衡控制偏差量主要有兩種獲取方式：⑴系統(tǒng)中每個模塊依靠通信總線獲取其他模塊的輸出量，計(jì)算系統(tǒng)輸出量的平均值和自身輸出值與平均值的差值，從而獲取均衡控制偏差量；⑵系統(tǒng)中每個模塊采樣并聯(lián)系統(tǒng)輸出量平均值電路上的電壓和自身輸出量，獲得均衡控制偏差量。最大值均衡控制偏差量主要有兩種獲取方式：⑴系統(tǒng)中每個模塊依靠通信總線獲取其他模塊的輸出量，計(jì)算系統(tǒng)輸出量的最大值和自身輸出值與最大值的差值，從而獲取均衡控制偏差量；⑵系統(tǒng)中每個模塊采樣并聯(lián)系統(tǒng)輸出量最大值電路上的電壓和自身輸出量，獲得均衡控制偏差量。

采用通信總線獲取均衡控制偏差量主要有以下不足：⑴需要通信模塊和相關(guān)接口電路，增加系統(tǒng)硬件電路復(fù)雜性和成本；⑵需要設(shè)計(jì)專用的通信協(xié)議處理數(shù)據(jù)，增加系統(tǒng)軟件開發(fā)難度和降低了系統(tǒng)的響應(yīng)速度。采用專用模擬電路獲取均衡控制偏差量主要有以下不足：⑴由于系統(tǒng)分布原因，模塊采樣端口到采樣點(diǎn)之間的阻抗不同，從而得到的基準(zhǔn)值存在偏差；⑵由于基準(zhǔn)值是通過模擬電路獲得的，因而其容易受到大功率、高頻信號的干擾。為解決干擾問題，往往需要增加高階低通濾波電路，這又會導(dǎo)致系統(tǒng)響應(yīng)速度過慢的問題。

因而，現(xiàn)有的并聯(lián)系統(tǒng)均衡控制偏差量的獲取方法，要么電路結(jié)構(gòu)復(fù)雜，要么需要通信總線組網(wǎng)和復(fù)雜的算法，要么兩者皆有，其在硬件電路規(guī)模、軟件程序復(fù)雜性等方面的缺陷均比較突出。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服上述不足之處，提供了一種結(jié)構(gòu)簡單、實(shí)用性好、抗干擾能力強(qiáng)的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，可實(shí)現(xiàn)并聯(lián)系統(tǒng)最大值均衡控制的偏差量獲取。

本發(fā)明提供一種基于pwm濾波的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，其包括控制模塊、與控制模塊連接的偏差量生成電路，所述控制模塊設(shè)有用于接收同步信號syn的同步觸發(fā)單元、輸出驅(qū)動單元、用于獲取偏差量生成電路生成的電壓值vi(t)的采樣單元、以及獲取輸出驅(qū)動單元的輸出信號yi(t)的采樣電路，所述偏差量生成電路包括：

pwm調(diào)制，與所述控制模塊連接，并將輸出信號yi(t)調(diào)制為周期為t，導(dǎo)通時間為的pwm信號

異或門，兩個輸入端，一個輸入端接收pwm調(diào)制輸出的pwm信號另一輸入端則接收導(dǎo)通時間為的pwm信號pwmmax，其輸出端輸出周期為t，導(dǎo)通時間為的pwm信號

二極管d，并聯(lián)在異或門的兩個輸入端之間，電阻r與異或門的另一個輸入端連接，并接地，獲取導(dǎo)通時間為的pwm信號pwmmax，并將該pwm信號作為基準(zhǔn)信號；

低通濾波器lf，接在所述異或門的輸出端，對pwm信號低通濾波，輸出濾波之后的電壓值vi(t)，

控制模塊獲取該電壓值vi(t)，并通過獲取并聯(lián)系統(tǒng)均衡控制的偏差量的平均值

所述同步觸發(fā)單元可外接或內(nèi)置。

所述同步觸發(fā)單元端設(shè)置同步信號接線端子j2。

所述偏差量生成電路的基準(zhǔn)信號獲取端設(shè)有基準(zhǔn)信號接線端子j1。

本發(fā)明具有以下優(yōu)勢：

本發(fā)明無需通信總線即可實(shí)現(xiàn)并聯(lián)系統(tǒng)最大值均衡控制的偏差量獲取，具有結(jié)構(gòu)簡單，實(shí)用性好；

本發(fā)明將偏差量δyi(t)＝y(tǒng)max(t)-yi(t)轉(zhuǎn)換為導(dǎo)通時間為的pwm信號然后對低通濾波，得到vi(t)。該方案避免了模擬信號受高頻開關(guān)信號的干擾及模塊采樣端口到采樣點(diǎn)之間的阻抗不同導(dǎo)致基準(zhǔn)值偏差問題；

本發(fā)明采用了lf低通濾波器對濾波，能有效抑制均衡控制偏差量的劇烈波動，有利于模塊的均衡控制；

本發(fā)明提出的偏差量獲取電路能在電源模塊出現(xiàn)故障導(dǎo)致沒有輸出時，對系統(tǒng)其他模塊偏差量的獲取不產(chǎn)生影響；采用通信總線方式實(shí)現(xiàn)均功率控制方案在電源模塊出現(xiàn)故障時，系統(tǒng)需通過復(fù)雜的通信算法確定故障模塊，確保系統(tǒng)正常工作；

本發(fā)明對模塊控制芯片要求較低，只要具有pwm和ad采樣端口的低成本控制芯片即可，降低了設(shè)計(jì)難度和成本；

本發(fā)明提供的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路具有結(jié)構(gòu)簡單、成本低、可靠性高，實(shí)用性強(qiáng)等特點(diǎn)，系統(tǒng)并聯(lián)控制提供了一種新的方案。

附圖說明

圖1為并聯(lián)系統(tǒng)偏差量獲取電路圖。

圖2為輸出信號的pwm調(diào)制原理圖。

圖3為最大導(dǎo)通時間pwm信號獲取電路圖。

圖4為pwm導(dǎo)通時間差原理。

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明實(shí)施例作進(jìn)一步說明：

圖1為并聯(lián)系統(tǒng)偏差量獲取電路圖，該圖總體上說明了并聯(lián)系統(tǒng)偏差量電路的組成部分、連接方式和工作原理。下面以序號為i(1≤i≤n)的模塊的偏差量生成電路進(jìn)行介紹。偏差量生成電路包括：pwm調(diào)制、二極管d、電阻r、異或門、低通濾波器lf、基準(zhǔn)信號接線端子j1和同步信號接線端子j2。pwm調(diào)制將輸出信號yi(t)調(diào)制為周期為t，導(dǎo)通時間為的pwm信號同步信號syn觸發(fā)pwm調(diào)制工作，即syn的上升沿(或下降沿)觸發(fā)一次pwm調(diào)制工作；二極管d、電阻r和異或門主要實(shí)現(xiàn)以下兩個功能：①獲取最大導(dǎo)通時間為的pwm信號pwmmax；②獲取導(dǎo)通時間差為的pwm信號該信號為與pwmmax的異或運(yùn)算；低通濾波器lf實(shí)現(xiàn)對的低通濾波，輸出濾波之后的電壓值vi(t)；基準(zhǔn)信號接線端子j1用于接收/輸出pwmmax；同步信號接線端子j2用于接收/輸出同步信號syn。

圖2為輸出信號的pwm調(diào)制原理圖，其將yi(t)信號調(diào)制為周期為t，導(dǎo)通時間為的pwm信號由pwm調(diào)制原理、幾何相似三角形知識可得：

其中：yi(t)為輸出信號；y^norm為模塊輸出的參考值，其值不小于模塊輸出的理論最大值；t為pwm信號的周期；為導(dǎo)通時間；

圖3為最大導(dǎo)通時間pwm信號獲取電路圖，當(dāng)具有相同的周期t并且同步，則上升沿出現(xiàn)在同一時刻。由《電工電子學(xué)》知識可知，圖3所示電路用于獲得導(dǎo)通時間最長的pwm信號，令其為pwmmax，其導(dǎo)通時間滿足：

聯(lián)立(1)，(2)可得：

其中：為并聯(lián)系統(tǒng)模塊輸出值的最大值；

圖4為pwm導(dǎo)通時間差原理圖，由邏輯代數(shù)可知，兩個數(shù)字信號異或運(yùn)算法則是：兩個信號相同輸出為0，不同輸出為1。從圖中可以看出對同步的信號和pwmmax進(jìn)行異或運(yùn)算，即可獲得導(dǎo)通時間為的pwm信號圖4中異或門的輸出信號邏輯關(guān)系上滿足：

的導(dǎo)通時間滿足：

聯(lián)立方程(1)、(2)、(3)、(4)、(5)可得：

令輸出量的偏差量為δyi(t)＝y(tǒng)max(t)-yi(t)，則：

由濾波器知識可知，當(dāng)?shù)屯V波器lf的截止頻率則低通濾波器lf輸出為的直流分量，即的平均值，其vi(t)滿足：

令t＝mt，則

其中：λ為低通濾波器lf的直流增益；m為周期個數(shù)；又因?yàn)椋?/p>

聯(lián)立(7)、(10)可得：

其中：δyi(jt)為t∈[jt,(j+1)t]的輸出功率偏差量，滿足：δyi(jt)＝y(tǒng)max(jt)-yi(jt)；為信號在t∈[jt,(j+1)t]的導(dǎo)通時間；vcc為pwm模塊電源電壓。聯(lián)立(9)、(11)可得：

其中：為輸出偏差量的平均值，并且滿足：令則：

由公式(13)可知，vi(t)與輸出偏差量平均值為線性關(guān)系，因而可以通過采樣vi(t)的值計(jì)算并聯(lián)系統(tǒng)均衡控制的偏差量的平均值

基于以上原理，本發(fā)明所述一種基于pwm濾波的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路的工作原理和過程為：

(1)以時間ts為間隔對第i個模塊的輸出yi(t)進(jìn)行調(diào)制，得到周期為t，導(dǎo)通時間為的pwm信號

(2)在同步信號syn的上升沿(或下降沿)時刻，使能輸出信號；

(3)以時間tsamp為間隔，采樣低通濾波器lf的輸出電壓vi(t)，并依據(jù)公式計(jì)算出并聯(lián)系統(tǒng)第i個模塊均衡控制的偏差量的平均值。

實(shí)施例不應(yīng)視為對本發(fā)明的限制，任何基于本發(fā)明的精神所作的改進(jìn)，都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。