專利名稱：實(shí)時時鐘的校準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時鐘校準(zhǔn)的技術(shù)領(lǐng)域，尤其涉及一種實(shí)時時鐘(RTC, Real Time Clock)的才交準(zhǔn)電路。
背景技術(shù)：
移動臺作為一種便攜式手持設(shè)備，在電池電量一定的前提下，需要盡 量節(jié)省移動臺的耗電量，從而使待機(jī)時間最大化。為此，在系統(tǒng)正常工作時， 如杲移動臺在一段時間內(nèi)沒有業(yè)務(wù)需求，將進(jìn)入睡眠狀態(tài)，從而使移動臺進(jìn) 入低功耗狀態(tài)，節(jié)省移動臺的耗電量。但是，移動臺即使進(jìn)入睡眠狀態(tài)，也 要按預(yù)設(shè)置的尋呼周期，接收來自網(wǎng)絡(luò)側(cè)的尋呼消息。處于睡眠狀態(tài)的移動 臺，其尋呼周期主要是利用RTC進(jìn)行定時的，從而降低移動臺的功耗的。其 中，RTC的頻率為32.768KHz。
為防止RTC由于時間或溫度所產(chǎn)生的時鐘漂移，保證RTC的定時精度， 需要通過移動臺的系統(tǒng)時鐘對RTC進(jìn)行校準(zhǔn)。對RTC校準(zhǔn)的方法要盡可能 的節(jié)省移動臺的功井毛，同時也要盡可能的簡化系統(tǒng)軟件?，F(xiàn)有的對RTC進(jìn)行 校準(zhǔn)的方法包括
在步驟101中，根據(jù)RTC的周期，配置統(tǒng)計時間。其中，為簡化處理過 程，可以將統(tǒng)計時間設(shè)置為RTC周期的整數(shù)倍。
在步驟102中，啟動硬件統(tǒng)計電路，在統(tǒng)計時間內(nèi)，對系統(tǒng)時鐘的周期 數(shù)進(jìn)行統(tǒng)計。
統(tǒng)計完成后，在步驟103中，硬件電路產(chǎn)生一個^^準(zhǔn)中斷，將統(tǒng)計得到 的系統(tǒng)時鐘的周期數(shù)發(fā)送給中央處理單元(CPU),并觸發(fā)CPU工作。
然后，在步驟104中，CPU計算RTC的校準(zhǔn)參數(shù)，并將獲得的校準(zhǔn)參 數(shù)輸入到預(yù)設(shè)置的寄存器中。
其中，計算RTC的校準(zhǔn)參數(shù)的過程包括
計算在一個RTC周期內(nèi)所包含的系統(tǒng)時鐘的周期數(shù)，獲得系統(tǒng)時鐘和
RTC的實(shí)際分頻比R;
將預(yù)設(shè)置的系統(tǒng)時鐘和RTC的分頻比CR和二者的實(shí)際分頻比R，做減
法運(yùn)算得到一個差值，即CR-R-AR。該差值，即厶R為RTC時鐘的校準(zhǔn) 參數(shù)。
在步驟105中，根據(jù)CPU計算獲得的RTC的校準(zhǔn)參數(shù)對RTC進(jìn)行校準(zhǔn)。
進(jìn)行，也可以通過專用的硬件校準(zhǔn)處理電路進(jìn)行。
在現(xiàn)有的方法中，當(dāng)硬件電路在統(tǒng)計時間內(nèi)完成對系統(tǒng)時鐘(SYSCLK) 的周期數(shù)的統(tǒng)計后，會通過校準(zhǔn)中斷觸發(fā)CPU工作，即，根據(jù)相關(guān)參數(shù)計算 校準(zhǔn)參數(shù)。所述校準(zhǔn)中斷將導(dǎo)致CPU從睡眠狀態(tài)進(jìn)入工作狀態(tài)，也就是說將 CPU喚醒，這樣會增加系統(tǒng)功耗。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問題是提供一種RTC的校準(zhǔn)電路，用于在 不觸發(fā)CPU的情況下，對RTC進(jìn)行校準(zhǔn)，從而進(jìn)一步節(jié)省系統(tǒng)功耗和簡化 系統(tǒng)的軟件。
為此，本發(fā)明提供的技術(shù)方案如下
一種實(shí)時時鐘的校準(zhǔn)電路，包括統(tǒng)計電路，校準(zhǔn)處理電路，其中，還包 括校準(zhǔn)參數(shù)計算電路；
校準(zhǔn)^lt計算電路利用統(tǒng)計電路輸出的系統(tǒng)時鐘周期數(shù)，計算實(shí)時時鐘 RTC的校準(zhǔn)參數(shù)，并將獲得的校準(zhǔn)參ltt送給校準(zhǔn)處理電路進(jìn)行RTC的校 準(zhǔn)。
其中，所述校準(zhǔn)參數(shù)計算電路包括分頻比計算電路和減法電路；
所述分頻比計算電路用于利用從統(tǒng)計電路輸入的系統(tǒng)時鐘周期數(shù)，計算 系統(tǒng)時鐘和RTC的實(shí)際分頻比；
所述減法電路用于將系統(tǒng)時鐘和RTC的設(shè)置分頻比和實(shí)際分頻比做差， 差值即為校準(zhǔn)參數(shù)。
其中，所述分頻比計算電路包括第一移位寄存器，用于將從統(tǒng)計電路輸 入的系統(tǒng)時鐘周期數(shù)按預(yù)設(shè)置的位數(shù)進(jìn)行移位操作，將移位后獲得的系統(tǒng)時 鐘和RTC的實(shí)際分頻比發(fā)送給減法電路。
其中，所述減法電路包括第二移位寄存器和減法器；
所述第二移位寄存器用于將系統(tǒng)時鐘和RTC時鐘的設(shè)置分頻比按預(yù)設(shè)
置的位數(shù)進(jìn)行移位才喿作，將移位后的設(shè)置分頻比發(fā)送給減法器；
所述減法器用于將移位后的系統(tǒng)時鐘和RTC的設(shè)置分頻比和實(shí)際分頻 比做差。
其中，所述統(tǒng)計電路包括計時電路和計數(shù)電路；
所述計時電路用于按預(yù)設(shè)置的統(tǒng)計時間進(jìn)行計時；
所述計數(shù)電路用于在預(yù)設(shè)置的統(tǒng)計時間內(nèi)統(tǒng)計系統(tǒng)時鐘的周期數(shù)，并將 獲得的系統(tǒng)時鐘的周期數(shù)發(fā)送給校準(zhǔn)參數(shù)計算電路。
其中，所述計時電路是以RTC作為時鐘的第一計數(shù)器，所述計數(shù)電路是 以系統(tǒng)時鐘為時鐘的第二計數(shù)器。
其中，所述第一計數(shù)器的使能端和第二計數(shù)器的清零端都與同一外部信 號線連接，并與一個D觸發(fā)器的輸出端連接；
所述D觸發(fā)器以第 一計數(shù)器的進(jìn)位輸出信號作為輸入時鐘，用于當(dāng)?shù)谝?計數(shù)器的進(jìn)位輸出信號由低電平跳變到高電平時，所述D觸發(fā)器將其輸入端 的低電平信號發(fā)送到第一計數(shù)器的使能端和第二計數(shù)器的清零端。
其中，在校準(zhǔn)參數(shù)計算電路和校準(zhǔn)處理電膝之間還連接有鎖存器，在所 述鎖存器的時鐘輸入端和第一計數(shù)器的進(jìn)位輸出端之間還連接有D觸發(fā)器；
所述D觸發(fā)器以RTC作為輸入時鐘，其輸入端與第一計數(shù)器的進(jìn)位輸 出端連接，其輸出端與鎖存器的時鐘輸入端連接，用于將第一計數(shù)器的進(jìn)位
輸出信號延遲一個RTC周期后發(fā)送到鎖存器的時鐘輸入端；
所述鎖存器以所述D觸發(fā)器的輸出信號為時鐘，用于將^f交準(zhǔn)參數(shù)計算電
路計算出的校準(zhǔn)參數(shù)，發(fā)送到校準(zhǔn)處理電路。
其中，所述校準(zhǔn)處理電路包括校準(zhǔn)參數(shù)寄存器和校準(zhǔn)操作電路； 所述校準(zhǔn)參數(shù)寄存器用于接收、寄存來自校準(zhǔn)參數(shù)計算電路的校準(zhǔn)參
數(shù)；
所述校準(zhǔn)操作電路用于從校準(zhǔn)參數(shù)寄存器獲取校準(zhǔn)參數(shù)，并根據(jù)校準(zhǔn)參 數(shù)對RTC進(jìn)行校準(zhǔn)操作。
可以看出，在本發(fā)明提供的方案中，通過硬件電路計算RTC的校準(zhǔn)參數(shù)， 而不是通過CPU計算RTC校準(zhǔn)參數(shù)，其有益之處在于首先，避免觸發(fā)CPU 工作，減少CPU的外部中斷的次數(shù)，不4又降4氐了 CPU中斷處理程序復(fù)雜度， 還由于不用喚醒CPU而節(jié)省了系統(tǒng)功耗；其次，由于硬件電路計算RTC的 校準(zhǔn)^lt時，計算電路工作于低速時鐘，這樣也可以降低系統(tǒng)功耗，延長系 統(tǒng)的待機(jī)時間；再次，由于全部采用硬件電路對RTC進(jìn)行校準(zhǔn)，系統(tǒng)軟件只 需要在系統(tǒng)初始化時配置幾個控制寄存器并啟動校準(zhǔn)參數(shù)的硬件電路即可， 從而大大降低了系統(tǒng)軟件的負(fù)擔(dān)，也降低了系統(tǒng)軟件設(shè)計的復(fù)雜度。


圖1是本發(fā)明提供的RTC校準(zhǔn)電路的結(jié)構(gòu)示意圖； 圖2是本發(fā)明提供的RTC校準(zhǔn)電路的具體結(jié)構(gòu)示意圖； 圖3是本發(fā)明提供的RTC校準(zhǔn)電路的具體連接示意圖。
具體實(shí)施例方式
本發(fā)明的核心思想在于，通過硬件電路計算RTC的校準(zhǔn)參數(shù)，而不是通 過CPU計算RTC校準(zhǔn)l^:。和現(xiàn)有技術(shù)方案相比本發(fā)明的改進(jìn)之處在于， 避免了對CPU的觸發(fā)，從而減少了 CPU外部中斷的次數(shù)，達(dá)到進(jìn)一步節(jié)省 系統(tǒng)功耗的目的。由于硬件電路計算RTC的校準(zhǔn)參數(shù)時，計算電路工作于低 速時鐘，這樣也可以降低系統(tǒng)功耗，延長系統(tǒng)的待機(jī)時間。同時，由于全部 采用硬件電路對RTC進(jìn)行校準(zhǔn)，系統(tǒng)軟件只需要在系統(tǒng)初始化時配置幾個控 制寄存器并啟動4交準(zhǔn)^^t的硬件電路即可，從而大大降低了系統(tǒng)軟件的負(fù)擔(dān)， 也降低了系統(tǒng)軟件設(shè)計的復(fù)雜度。
下面，結(jié)合具體實(shí)施方式
對本發(fā)明做進(jìn)一步具體說明，圖l是本發(fā)明提 供的RTC校準(zhǔn)電路的結(jié)構(gòu)示意圖。
從圖l可以看出，本發(fā)明提供的RTC校準(zhǔn)電路完全由硬件電路組成，其 中，根據(jù)電路實(shí)現(xiàn)的功能可以劃分為統(tǒng)計電路、校準(zhǔn)參數(shù)計算電路和校準(zhǔn)處 理電路。
當(dāng)利用RTC校準(zhǔn)電路對RTC進(jìn)行校準(zhǔn)時，首先，通過軟件啟動校準(zhǔn)電 路，并通過軟件將統(tǒng)計時間配置到統(tǒng)計電路，統(tǒng)計電路將在軟件配置的統(tǒng)計 時間內(nèi)統(tǒng)計系統(tǒng)時鐘的數(shù)量。其中，統(tǒng)計時間的長度應(yīng)該是RTC周期的整數(shù)
倍，假設(shè)RTC的周期為T32K，則應(yīng)該將統(tǒng)計時間的長度設(shè)置為LxT32K，其
中，L為正整數(shù)。
假設(shè)，在L個周期的RTC內(nèi)，統(tǒng)計得到的系統(tǒng)時鐘數(shù)量為F個，則在
校準(zhǔn)參數(shù)計算電路中，將通過運(yùn)算得到系統(tǒng)時鐘和RTC的分頻比R， R = F/N。 校準(zhǔn)參數(shù)計算電路還可以根據(jù)軟件預(yù)先配置的系統(tǒng)時鐘和RTC的分頻比CR 和計算得到的分頻比R,得到二者的差值A(chǔ)R, AR=CR- R， AR即為RTC 的校準(zhǔn)參數(shù)。
獲得校準(zhǔn)I^U含，校準(zhǔn)參數(shù)計算電路將校準(zhǔn)參數(shù)發(fā)送到校準(zhǔn)處理電路， 校準(zhǔn)處理電路將利用校準(zhǔn)參數(shù)對RTC進(jìn)行校準(zhǔn)。
在由硬件組成的RTC校準(zhǔn)電路中，統(tǒng)計電路包括計時電路和計數(shù)電路， 校準(zhǔn)參數(shù)計算電路包括分頻比計算電路和減法電路，校準(zhǔn)電路包括校準(zhǔn)參數(shù) 寄存器和校準(zhǔn)操作電路，如圖2所示。
其中，軟件對計時電路進(jìn)行配置，使計時電路按設(shè)置的時間進(jìn)行計時， 計數(shù)電路對系統(tǒng)時鐘計數(shù)；分頻比計算電路用于計算實(shí)際的系統(tǒng)時鐘和RTC 的分頻比，并在減法電路中將軟件設(shè)置的系統(tǒng)時鐘和RTC的分頻比CR和實(shí) 際的系統(tǒng)時鐘和RTC的分頻比R做差，得到校準(zhǔn)參數(shù)AR,并將校準(zhǔn)參數(shù) AR輸入到校準(zhǔn)參數(shù)寄存器；校準(zhǔn)參數(shù)寄存器用于寄存校準(zhǔn)參數(shù)，校準(zhǔn)操作 電路從校準(zhǔn)參數(shù)寄存器獲取校準(zhǔn)參數(shù)，并根據(jù)校準(zhǔn)參數(shù)對RTC進(jìn)行校準(zhǔn)操 作。
針對上述硬件電路，本發(fā)明提出了一種優(yōu)選的實(shí)施方式，如圖3所示。 在本發(fā)明中，分別采用計數(shù)器11和計數(shù)器12作為計數(shù)電路和計時電路； 采用移位寄存器31對軟件設(shè)置的系統(tǒng)時鐘和RTC的分頻比CR進(jìn)行移位處 理，采用移位寄存器32作為分頻比計算電路，并通過減法器41對移位處理 后的CR和計算得到的實(shí)際的R做差，得到校準(zhǔn)參^t厶R;從減法器41得到 的AR將經(jīng)過鎖存器51被輸入到校準(zhǔn)參數(shù)寄存器，從而使校準(zhǔn)操作電路可以 從校準(zhǔn)參數(shù)寄存器獲得校準(zhǔn)參數(shù)，并對RTC進(jìn)行校準(zhǔn)。
以系統(tǒng)時鐘作為計數(shù)器11的輸入時鐘，以RTC作為計數(shù)器12的輸入時 鐘。作為計時電路的計數(shù)器12,其計數(shù)周期，即統(tǒng)計時間，由外部軟件配置。 假設(shè)，以L個RTC周期作為統(tǒng)計時間，則外部軟件為計數(shù)器12配置的計數(shù) 周期為L。
將計數(shù)器11的清零(clr)端、計數(shù)器12的使能(en)端和D觸發(fā)器21 的輸出(Q)端進(jìn)行連接，并將這3端與外部的信號線連接。
當(dāng)外部信號線未發(fā)送"啟動"信號時，計數(shù)器11的clr端和計數(shù)器12 的en端處于低電平，即電平"0"，此時，計數(shù)器ll處于清零狀態(tài)，計數(shù)器 12處于無效狀態(tài)，統(tǒng)計電路不工作。當(dāng)外部信號發(fā)送"啟動"信號時，計數(shù) 器ll的clr端和計數(shù)器12的en端處于高電平，即電平'T，，此時，計數(shù)器 ll處于非清零狀態(tài)，計數(shù)器12處于使能狀態(tài)，統(tǒng)計電路開始工作。
統(tǒng)計電路開始工作后，計數(shù)器11開始對系統(tǒng)時鐘進(jìn)行計數(shù)，同時計數(shù)器 12也開始對RTC進(jìn)行計數(shù)。當(dāng)計數(shù)器12計數(shù)到L時，即統(tǒng)計時間結(jié)束，計 數(shù)器12的進(jìn)位輸出(out)端將輸出進(jìn)位信號，即輸出高電平信號。由于計 數(shù)器12的out端作為D觸發(fā)器21的輸入時鐘，因此，當(dāng)out端的電平由低 電平浪夂變到高電平時，將觸發(fā)D觸發(fā)器21工作，即將D觸發(fā)器21輸入(D) 端的信號輸出到Q端。由于輸入D觸發(fā)器21的D端的信號為電平"0"，因 此，當(dāng)計數(shù)器12計數(shù)到L，計數(shù)器12的out端從低電平跳變到高電平時，D 觸發(fā)器21的Q端將輸入電平"0"。 D觸發(fā)器21輸出的電平"0"將使計數(shù) 器11和計數(shù)器12停止計數(shù)，重新回到清零狀態(tài)和無效狀態(tài)，統(tǒng)計電路停止 工作。直到"啟動"信號再次到來時，統(tǒng)計電路才能再次工作。
當(dāng)計數(shù)器12計數(shù)到L時，即統(tǒng)計時間結(jié)束，計數(shù)器11將最后計數(shù)得到 的系統(tǒng)時鐘的數(shù)量，即統(tǒng)計時間內(nèi)系統(tǒng)時鐘周期得數(shù)量，輸入到移位寄存器 32。
在移位寄存器32將對系統(tǒng)時鐘和RTC的實(shí)際分頻比R進(jìn)行計算。假設(shè) 在L個RTC周期內(nèi)，有F個系統(tǒng)時鐘周期，則R-F/L。在本發(fā)明中，按L =2"來設(shè)置L，n為正整數(shù)。系統(tǒng)時鐘和RTC的實(shí)際分頻比可表示為R-F/2n。 而在硬件電路設(shè)計時，為了保證計算精度，要將運(yùn)算結(jié)果進(jìn)行N位小數(shù)的歸 一化處理，即，進(jìn)行Rx2W的運(yùn)算。經(jīng)過上述處理，則最后獲得的系統(tǒng)時鐘 和RTC的實(shí)際分頻比為R， = Rx2N= (F/2n) ><2N = Fx2N_n。通過最后獲 得的運(yùn)算關(guān)系可以看出，為計算R，，只要在硬件電路中通過移位寄存器32 將系統(tǒng)時鐘的數(shù)量F進(jìn)行(N - n)的移位，即可得到R，。由于n和N都是 預(yù)知的，假設(shè)N-n-M，則可以通過軟件將移位寄存器32的移位位數(shù)配置 為M。其中，N應(yīng)該大于n， M應(yīng)該為正整數(shù)。
當(dāng)計數(shù)器11將統(tǒng)計得到的系統(tǒng)時鐘的數(shù)量F輸入移位寄存器32時，移 位寄存器32可直接對F進(jìn)行移位操作，得到R，。
為保證計算精度，將R進(jìn)行了歸一化處理，同理，也需要對CR進(jìn)行歸
一化處理，即，進(jìn)行CRx2W的運(yùn)算。通過軟件，將配置的系統(tǒng)時鐘和RTC 的分頻比CR作為移位寄存器31的輸入數(shù)據(jù)，將移位寄存器31的移位位數(shù) 配置為N，移位寄存器31的輸出結(jié)果為CR， = CRx2N。
將移位寄存器31的輸出結(jié)果和移位寄存器32的輸出結(jié)果通過減法器41 進(jìn)行做差獲得校準(zhǔn)參數(shù)，即，進(jìn)行厶R-CR，-R，的運(yùn)算，AR為校準(zhǔn)參數(shù)。
在將校準(zhǔn)參數(shù)AR從減法器41發(fā)送給鎖存器51時，以計數(shù)器12的out 端的進(jìn)位輸出作為時鐘，為了保證該時鐘與RTC時鐘的同步以及考慮到參數(shù) 計算邏輯的時間開銷，在計數(shù)器12的out端和鎖存器51的時鐘輸入(elk) 端之間串聯(lián)了 D觸發(fā)器22來實(shí)現(xiàn)一級RTC時鐘周期的同步延遲，計數(shù)器12 的out端、RTC時鐘分別作為D觸發(fā)器22的D端和時鐘，D觸發(fā)器22的Q 端和鎖存器51的elk端連接。
鎖存器51獲得校準(zhǔn)參數(shù)AR后，將4e^交準(zhǔn)參數(shù)AR發(fā)送到校準(zhǔn)參數(shù)寄存
RTC進(jìn)行校準(zhǔn)。
可以看出，在本發(fā)明中完全通過硬件電路對RTC進(jìn)行校準(zhǔn)。在本發(fā)明中， 通過硬件電路計算RTC的校準(zhǔn)參數(shù)，而不是通過CPU計算RTC校準(zhǔn)參數(shù)， 從而避免了對CPU的觸發(fā)，減少了 CPU外部中斷的次數(shù)，達(dá)到進(jìn)一步節(jié)省 系統(tǒng)功耗的目的。由于硬件電路計算RTC的校準(zhǔn)參數(shù)時，計算電路工作于低 速時鐘，這樣也可以降低系統(tǒng)功耗，延長系統(tǒng)的待機(jī)時間。同時，由于全部 采用硬件電路對RTC進(jìn)行校準(zhǔn)，系統(tǒng)軟件只需要在系統(tǒng)初始化時配置幾個參 數(shù)，包括統(tǒng)計時間的RTC的周期數(shù)L、系統(tǒng)時鐘和RTC的分頻比CR、計算
動校準(zhǔn)參數(shù)的硬件電路即可，從而大大降低了系統(tǒng)軟件的負(fù)擔(dān)，也降低了系 統(tǒng)軟件設(shè)計的復(fù)雜度。
可以看出，本發(fā)明的關(guān)鍵在于，將計算校準(zhǔn)參數(shù)全部通過硬件電路實(shí)現(xiàn)， 而實(shí)現(xiàn)校準(zhǔn)參數(shù)計算的硬件電路可以有很多種，以上所述的實(shí)施例僅為本發(fā) 明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)， 所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種實(shí)時時鐘的校準(zhǔn)電路，包括統(tǒng)計電路，校準(zhǔn)處理電路，其特征在于，還包括校準(zhǔn)參數(shù)計算電路；校準(zhǔn)參數(shù)計算電路利用統(tǒng)計電路輸出的系統(tǒng)時鐘周期數(shù)，計算實(shí)時時鐘RTC的校準(zhǔn)參數(shù)，并將獲得的校準(zhǔn)參數(shù)發(fā)送給校準(zhǔn)處理電路進(jìn)行RTC的校準(zhǔn)。
2、 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述校準(zhǔn)參數(shù)計算電路 包括分頻比計算電路和減法電路；所述分頻比計算電路用于利用從統(tǒng)計電路輸入的系統(tǒng)時鐘周期數(shù)，計算 系統(tǒng)時鐘和RTC的實(shí)際分頻比；所述減法電路用于將系統(tǒng)時鐘和RTC的設(shè)置分頻比和實(shí)際分頻比做差， 差值即為校準(zhǔn)參數(shù)。
3、 根據(jù)權(quán)利要求2所述的電路，其特征在于，所述分頻比計算電路包 括第一移位寄存器，用于將從統(tǒng)計電路輸入的系統(tǒng)時鐘周期數(shù)按預(yù)設(shè)置的位 數(shù)進(jìn)行移位操作，將移位后獲得的系統(tǒng)時鐘和RTC的實(shí)際分頻比發(fā)送給減法 電路。
4、 根據(jù)權(quán)利要求3所述的電路，其特征在于，所述減法電路包括第二 移位寄存器和減法器；所述第二移位寄存器用于將系統(tǒng)時鐘和RTC時鐘的設(shè)置分頻比按預(yù)設(shè) 置的位數(shù)進(jìn)行移位操作，將移位后的設(shè)置分頻比發(fā)送給減法器；所述減法器用于將移位后的系統(tǒng)時鐘和RTC的設(shè)置分頻比和實(shí)際分頻 比做差。
5、 根據(jù)權(quán)利要求1至4任意一項(xiàng)所述的電路，其特征在于，所述統(tǒng)計 電路包括計時電路和計數(shù)電路；所述計時電路用于按預(yù)設(shè)置的統(tǒng)計時間進(jìn)行計時； 所述計數(shù)電路用于在預(yù)設(shè)置的統(tǒng)計時間內(nèi)統(tǒng)計系統(tǒng)時鐘的周期數(shù)，并將 獲得的系統(tǒng)時鐘的周期數(shù)發(fā)送給校準(zhǔn)參數(shù)計算電路。
6、 根據(jù)權(quán)利要求5所述的電路，其特征在于，所述計時電路是以RTC 作為時鐘的第 一計數(shù)器，所述計數(shù)電路是以系統(tǒng)時鐘為時鐘的第二計數(shù)器。
7、 根據(jù)權(quán)利要求6所述的電路，其特征在于，所述第一計數(shù)器的使能 端和第二計數(shù)器的清零端都與同一外部信號線連接，并與一個D觸發(fā)器的輸 出端連接；所述D觸發(fā)器以第一計數(shù)器的進(jìn)位輸出信號作為輸入時鐘，用于當(dāng)?shù)谝?計數(shù)器的進(jìn)位輸出信號由低電平跳變到高電平時，所述D觸發(fā)器將其輸入端 的低電平信號發(fā)送到第一計數(shù)器的使能端和第二計數(shù)器的清零端。
8、 根據(jù)權(quán)利要求7所述的電路，其特征在于，在校準(zhǔn)參數(shù)計算電路和 校準(zhǔn)處理電路之間還連接有鎖存器，在所述鎖存器的時鐘輸入端和第一計數(shù) 器的進(jìn)位輸出端之間還連接有D觸發(fā)器；所述D觸發(fā)器以RTC作為輸入時鐘，其輸入端與第一計數(shù)器的進(jìn)位輸 出端連接，其輸出端與鎖存器的時鐘輸入端連接，用于將第一計數(shù)器的進(jìn)位 輸出信號延遲一個RTC周期后發(fā)送到鎖存器的時鐘輸入端；所述鎖存器以所述D觸發(fā)器的輸出信號為時鐘，用于將校準(zhǔn)參數(shù)計算電 路計算出的校準(zhǔn)參數(shù)，發(fā)送到校準(zhǔn)處理電路。
9、 根據(jù)權(quán)利要求1至4任意一項(xiàng)所述的電路，其特征在于，所述校準(zhǔn) 處理電路包括校準(zhǔn)參數(shù)寄存器和校準(zhǔn)操作電路；所述校準(zhǔn)參數(shù)寄存器用于接收、寄存來自校準(zhǔn)參數(shù)計算電路的校準(zhǔn)參數(shù)；所述校準(zhǔn)搡作電路用于從校準(zhǔn)參數(shù)寄存器獲取校準(zhǔn)參數(shù)，并根據(jù)校準(zhǔn)參 數(shù)對RTC進(jìn)行校準(zhǔn)操作。
全文摘要
本發(fā)明公開一種實(shí)時時鐘的校準(zhǔn)電路，包括統(tǒng)計電路，校準(zhǔn)處理電路，其中，還包括校準(zhǔn)參數(shù)計算電路；校準(zhǔn)參數(shù)計算電路利用統(tǒng)計電路輸出的系統(tǒng)時鐘周期數(shù)，計算實(shí)時時鐘RTC的校準(zhǔn)參數(shù)，并將獲得的校準(zhǔn)參數(shù)發(fā)送給校準(zhǔn)處理電路進(jìn)行RTC的校準(zhǔn)。在本發(fā)明中，通過硬件電路計算RTC的校準(zhǔn)參數(shù)，而不是通過CPU計算RTC校準(zhǔn)參數(shù)，從而避免觸發(fā)CPU工作，減少CPU的外部中斷次數(shù)，節(jié)省系統(tǒng)的功耗。采用硬件電路計算校準(zhǔn)參數(shù)時，由于計算電路工作于低速時鐘，也可以降低系統(tǒng)功耗延長系統(tǒng)的待機(jī)時間，而且，由于全部采用硬件電路對RTC進(jìn)行校準(zhǔn)，系統(tǒng)軟件只需要在系統(tǒng)初始化時配置幾個控制寄存器并啟動校準(zhǔn)參數(shù)的硬件電路即可，大大降低了系統(tǒng)軟件設(shè)計的復(fù)雜度。
文檔編號H04B7/26GK101170349SQ200610113980
公開日2008年4月30日 申請日期2006年10月23日 優(yōu)先權(quán)日2006年10月23日
發(fā)明者史公正 申請人:大唐移動通信設(shè)備有限公司;上海大唐移動通信設(shè)備有限公司