自對(duì)準(zhǔn)三重圖形的形成方法
【專利摘要】一種自對(duì)準(zhǔn)三重圖形的形成方法，包括：提供待刻蝕層，待刻蝕層表面具有分立的第一犧牲層；在待刻蝕層表面以及第一犧牲層的側(cè)壁和頂部形成第二犧牲薄膜、以及第二犧牲薄膜表面的第一側(cè)墻層；平坦化第二犧牲薄膜和第一側(cè)墻層，直至暴露出第一犧牲層的頂部表面，第一側(cè)墻層形成第一側(cè)墻，第二犧牲薄膜形成第二犧牲層，第二犧牲層和第一側(cè)墻的頂部表面與第一犧牲層的頂部表面齊平；在平坦化工藝之后，去除第一犧牲層；去除第一犧牲層之后，在第二犧牲層和第一側(cè)墻兩側(cè)的待刻蝕層表面形成第二側(cè)墻；以第一側(cè)墻和第二側(cè)墻為掩膜，干法刻蝕第二犧牲層，直至暴露出待刻蝕層表面為止。所形成的自對(duì)準(zhǔn)三重圖形的尺寸較小，且形成工藝簡(jiǎn)單。
【專利說(shuō)明】自對(duì)準(zhǔn)三重圖形的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種自對(duì)準(zhǔn)三重圖形的形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，半導(dǎo)體器件的工藝節(jié)點(diǎn)正不斷減小。然而，由于受到現(xiàn)有的光刻工藝精度的限制，以現(xiàn)有的光刻工藝形成的掩膜圖形難以滿足半導(dǎo)體器件持續(xù)減小特征尺寸的需求，遏制了半導(dǎo)體技術(shù)的發(fā)展。
[0003]為了在現(xiàn)有的光刻工藝的基礎(chǔ)上，能夠進(jìn)一步縮小半導(dǎo)體器件的尺寸，現(xiàn)有技術(shù)提出了一種雙重圖形化工藝。其中，尤其以自對(duì)準(zhǔn)雙重圖形化(Self-Aligned DoublePatterning, SADP)工藝因其工藝簡(jiǎn)單而被廣泛應(yīng)用。
[0004]圖1至圖4是現(xiàn)有技術(shù)的以自對(duì)準(zhǔn)雙重圖化工藝形成掩膜，并進(jìn)行刻蝕過(guò)程的剖面結(jié)構(gòu)示意圖，包括:
[0005]請(qǐng)參考圖1，提供待刻蝕層100，所述待刻蝕層100表面具有犧牲層101，所述犧牲層101采用現(xiàn)有的光刻工藝形成。
[0006]請(qǐng)參考圖2，在所述犧牲層101兩側(cè)的待刻蝕層100表面形成掩膜側(cè)墻103。
[0007]請(qǐng)參考圖3，形成掩膜側(cè)墻103后，去除所述犧牲層101 (如圖2所示)。
[0008]請(qǐng)參考圖4，去除犧牲層101 (如圖2所示)后，以所述掩膜側(cè)墻103為掩膜，刻蝕所述待刻蝕層100，形成溝槽。
[0009]然而，以現(xiàn)有技術(shù)的自對(duì)準(zhǔn)雙重圖化工藝形成的掩膜，其尺寸仍然受到限制，無(wú)法
進(jìn)一步減小。
[0010]更多雙重圖形化工藝請(qǐng)參考
【發(fā)明者】隋運(yùn)奇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司