專利名稱：顯示信號并行輸入串行輸出的教學(xué)裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子教學(xué)領(lǐng)域，特別涉及一種顯示信號并行輸入串行輸出的教學(xué)
>J-U ρ α裝直。
背景技術(shù)：
現(xiàn)今的教學(xué)大多為學(xué)生接受老師的理解，上課時往往很抽象，造成同學(xué)們學(xué)習(xí)的困難。隨著多媒體教學(xué)的推廣，這種現(xiàn)象雖然得到一定的緩解，但仍不是很好的根治方法。同學(xué)們需要去深入問題的內(nèi)部，尤其像對芯片的使用和理解，完全可以也能夠自己去實踐，從而更加深刻的理解和掌握這些知識。另一方面，為了避免一些同學(xué)盲目的對芯片的使用和操作，從而浪費大量資源，于是提供一個可以展示出芯片內(nèi)部工作原理，可以是同學(xué)們學(xué)習(xí)更加生動形象的教學(xué)教具。既一定程度上減少了教師的負(fù)擔(dān)，以可以很好的增加學(xué)生們自己對這方面知識點的自我探索和理解。綜上所述，所以提供這樣一個可以展示出芯片教學(xué)中幫助理解和展示出其特性和原理的模塊化教具是很有必要的。·發(fā)明內(nèi)容為解決上述教學(xué)用具不夠形象的問題，本實用新型提供一種顯示信號并行輸入串行輸出的教學(xué)裝置。為了達到上述目的，本實用新型采用的技術(shù)方案是:一種顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于，包括:并行輸入模塊，用于輸入并行信號；與所述并行輸入模塊連接的輸入顯示模塊，用于顯示并行輸入信號；與所述輸入顯示模塊連接的第一移位寄存器和第二移位寄存器，用于進行并行信號轉(zhuǎn)串行信號處理；主控CPU，與所述第一移位寄存器和所述第二移位寄存器連接并控制所述第一移位寄存器和所述第二移位寄存器的工作狀態(tài)；與所述主控CPU連接的輸出顯示模塊，用于輸出所述串行信號；與所述主控(PU連接的按鍵模塊，用于輸入控制信息；與所述主控CPU連接的按鍵顯示模塊，用于顯示所述按鍵模塊輸入的的控制信息。本實用新型的第一優(yōu)選方案為，所述按鍵模塊包括六個按鍵。本實用新型的第二優(yōu)選方案為，所述第一移位寄存器為74LS165。本實用新型的第三優(yōu)選方案為，所述第二移位寄存器為74HC597。本實用新型的技術(shù)優(yōu)勢在于:其可以展示出并行輸入串行輸出的現(xiàn)象。同時，還一定程度上揭示了 74LS165與74HC597兩種芯片的某些差別。教學(xué)過程形象易懂，促進素質(zhì)教育的施行及發(fā)展。

為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實施例顯示信號并行輸入串行輸出的教學(xué)裝置模塊示意圖。
具體實施方式
以下結(jié)合附圖對本發(fā)明的優(yōu)選實施例進行詳細(xì)闡述，以使本發(fā)明的優(yōu)點和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對本發(fā)明的保護范圍做出更為清楚明確的界定。參考圖1，一種顯示信號并行輸入串行輸出的教學(xué)裝置，并行輸入模塊，用于輸入并行信號；與并行輸入模塊連接的輸入顯示模塊，用于顯示并行輸入信號；與輸入顯示模塊連接的第一移位寄存器和第二移位寄存器，用于進行并行信號轉(zhuǎn)串行信號處理；主控CPU，與第一移位寄存器和第二移位寄存器連接并控制第一移位寄存器和第二移位寄存器的工作狀態(tài)；與主控CPU連接的輸出顯示模塊，用于輸出串行信號；與主控CPU連接的按鍵模塊，用于輸入控制信息；與主控CPU連接的按鍵顯示模塊，用于顯示按鍵模塊輸入的的控制信息。按鍵模塊包括六個按鍵。第一移位寄存器為74LS165。第二移位寄存器為74HC597。并行輸入模塊為一組8個按鈕，輸入顯示模塊為與8個按鈕對應(yīng)的8個LED，輸入顯示模塊可以直觀的展示出芯片輸入端的信號；移位寄存器包括74HC165和74HC597，其中74LS165 引腳包括 CLK、CLK_INH、SER、QH、QH’、SH/LD’、A、B、C、D、E、F、G、H、VCC, GND 引腳，A、B、C、D、E、F、G、H引腳為8位并行數(shù)據(jù)輸入端；SER引腳為串行數(shù)據(jù)輸入端；CLK引腳為移位輸出時鐘輸入端；CLK_INH引腳為并行信號置入時鐘輸入端；QH、QH’引腳為串行信號輸出端和互補信號輸出端；SH/LD’引腳為移位和置入控制端；所述VCC引腳接電源；GND引腳接地。其中 74HC597 移位寄存器包含 Q、MR’、SH_CP、ST_CP、PL’、DS、DO、Dl、D2、D3、D4、D5、D6、D7、VCC、GND 引腳，DO、Dl、D2、D3、D4、D5、D6、D7 引腳為 74HC597 移位寄存器的 8 位并行數(shù)據(jù)輸入端；0引腳為串行信號輸出端；PL’引腳為串行信號置入控制端；MR’引腳為內(nèi)部儲存器清除端；SH_CP為串行信號輸出時鐘輸入端；ST_CP引腳為并行數(shù)據(jù)置入時鐘信號輸入端；DS引腳為串行信號輸入端；VCC引腳接電源；GND引腳接地。按鍵模塊的六個按鍵，分別對應(yīng)工作模式1、2、3、4、5、6，案件模塊處于模式I時，主控MCU單獨給74LS165時鐘信號，并行輸入信號由并行輸入模塊的輸入按鈕輸入，其中由按鈕輸入給74LS165的并行信號會在輸入顯示模塊的LED上顯示出來。此時，74LS165在提取完數(shù)據(jù)后便會在輸出顯示模塊上顯示出串行輸出的信號。按鍵模塊處于模式2時，主控MCU單獨給74HC597時鐘信號，并行輸入信號由并行輸入模塊的輸入按鈕輸入，其中由按鈕輸入給74HC597的并行信號會在輸入顯示模塊的LED上顯示出來。此時，74HC597在獲取完數(shù)據(jù)后便會在輸出顯示模塊上顯示出串行輸出的信號。按鍵模塊處于模式3時，74LS165與74HC597處于級聯(lián)輸出狀態(tài)，其中74LS165的QH為級聯(lián)輸出端口。此時，由并行輸入模塊的按鈕輸入的并行信號單獨給74LS165，主控MCU同時給74LS165與74HC597所需要時鐘信號。而后，74LS165先在CP_INH時鐘信號為高時CP的每個上升沿獲取輸入的信號，然后CP_INH變成低電平后開始進行移位串行輸出獲取的信號，輸出顯不模塊會先顯不74LS165輸出的串行信號而后輸出顯不模塊上74HC597的輸出端也開始有輸出信號，當(dāng)8位信號串行輸出完畢后，輸出顯示模塊上74LS165的輸出顯示部分會先結(jié)束隨后74HC597也緊接著結(jié)束顯示。按鍵模塊處于模式4時，74HC597與74LS165處于級聯(lián)輸出狀態(tài)，其中74HC597的Q為級聯(lián)輸出端口。此時，由并行輸入模塊的按鈕輸入的并行信號單獨給74HC597，主控MCU同時給74LS165與74HC597所需要時鐘信號。而后，74HC597由ST_CP時鐘信號獲取輸入的并行信號，然后SH_CP輸出時鐘信號作用，輸出顯不模塊輸出顯不端會先顯不74HC597輸出的串行信號而后輸出顯不模塊上74LS164的輸出端也開始有輸出信號，當(dāng)8位信號串行輸出完畢后，輸出顯示模塊上74HC597的輸出顯示部分會先結(jié)束隨后74LS164也緊接著結(jié)束顯不O按鍵模塊處于模式5時，由并行輸入模塊的按鈕同時給74LS165和74HC595同一輸入信號，然后由主控MCU產(chǎn)生兩組不同的時鐘信號，一組由IOms周期的時鐘信號和先IOOms高電平在全是低電平組成的時鐘信號，另一組由IOms周期的時鐘信號和IOms高電平80ms低電平的周期信號組成的時鐘信號。分別將兩組信號先后同時給兩塊芯片，會發(fā)現(xiàn)74LS165在CP_INH為高電平時獲取輸入的并行信號，而74HC597在ST_CP上升沿時獲取出入的并行信號。按鍵模塊處于模式6時，74LS165與74HC597兩塊芯片由主控MCU給相同的數(shù)據(jù)信號和時鐘信號，保證兩者的正常工作。但是，將74HC597的MR’端置為低電平。此時，輸出顯示模塊的74LS165輸出顯示出信號的移位輸出，而輸出顯示模塊的74HC597輸出顯示端時鐘沒有顯示出信號。
權(quán)利要求1.一種顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于，包括:并行輸入模塊，用于輸入并行信號；與所述并行輸入模塊連接的輸入顯示模塊，用于顯示并行輸入信號；與所述輸入顯示模塊連接的第一移位寄存器和第二移位寄存器，用于進行并行信號轉(zhuǎn)串行信號處理； 主控CPU，與所述第一移位寄存器和所述第二移位寄存器連接并控制所述第一移位寄存器和所述第二移位寄存器的工作狀態(tài)；與所述主控CPU連接的輸出顯示模塊，用于輸出所述串行信號；與所述主控CPU連接的按鍵模塊，用于輸入控制信息；與所述主控(PU連接的按鍵顯示模塊，用于顯示所述按鍵模塊輸入的的控制信息。
2.根據(jù)權(quán)利要求1所述顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于:所述按鍵模塊包括六個按鍵。
3.根據(jù)權(quán)利要求1所述顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于:所述第一移位寄存器為74LS165。
4.根據(jù)權(quán)利要求1所述顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于:所述第二移位寄存器為74HC597。
專利摘要本實用新型涉及一種顯示信號并行輸入串行輸出的教學(xué)裝置，其特征在于，包括并行輸入模塊、輸入顯示模塊、第一移位寄存器、第二移位寄存器，主控CPU、輸出顯示模塊、按鍵模塊、按鍵顯示模塊。本實用新型可以展示出并行輸入串行輸出的現(xiàn)象。同時，還一定程度上揭示了74LS165與74HC597兩種芯片的某些差別。教學(xué)過程形象易懂，促進素質(zhì)教育的施行及發(fā)展。
文檔編號G09B23/18GK203055281SQ20132004492
公開日2013年7月10日 申請日期2013年1月16日 優(yōu)先權(quán)日2013年1月16日
發(fā)明者王冠凌, 楊駿, 濮維濤, 凌海波, 徐頂, 陳旭陽, 吳玉玨 申請人:安徽工程大學(xué)