專利名稱：D類放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在諸如音頻等領(lǐng)域中使用的D類放大器，更特別地涉及一種經(jīng)改進以減少失真并提高動態(tài)范圍的D類放大器。
設(shè)計基于PWM調(diào)制的相關(guān)的D類放大器，以便用ADC(模/數(shù)轉(zhuǎn)換器)將從PWM(脈寬調(diào)制)電路輸出并且然后被低通濾波器變?yōu)槟M信號的信號轉(zhuǎn)換為數(shù)字數(shù)據(jù)，并將其反饋給PWM電路的前級，以減少失真(參見專利文獻1)。
但是，按照上述結(jié)構(gòu)，有這樣的問題，因為需要ADC，元件的數(shù)目增加，價格也提高了。
此外，用于使PCM信號受到PWM轉(zhuǎn)換的相關(guān)的D類放大器存在這樣的問題，動態(tài)范圍是由PWM電路的時鐘頻率決定的，甚至當時鐘頻率等于300MHz的時候也僅達到60dB的動態(tài)范圍。
專利文獻2至5也是說明傳統(tǒng)D類放大器的文獻。
文獻1JP-A-59-183510文獻2JP-T-2002-536903文獻3JP-A-06-152269文獻4JP-A-2003-110376文獻5JP-T-2000-500625發(fā)明概述考慮到前述情況本發(fā)明已被實現(xiàn)，本發(fā)明有一個目標，提供能夠不使用ADC通過數(shù)字處理減少失真的D類放大器。此外，本發(fā)明的另一個目標是提供一種能夠在不增加PWM電路的時鐘頻率的情況下比傳統(tǒng)的擴大動態(tài)范圍更多的D類放大器。
為了解決上述目標，該發(fā)明特征在于具有以下裝置。
(1)一種D類放大器將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；對PWM電路的輸出進行濾波的數(shù)字濾波器，該數(shù)字濾波器具有與該模擬低通濾波器相同的濾波器特性；計算數(shù)字濾波器的輸出和D類放大器的輸入端的輸入信號之間的差值的誤差計算器；以及將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
(2)根據(jù)(1)的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將延遲電路的輸出加到該輸入信號的加法器。
(3)根據(jù)(1)的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的信號的采樣時鐘周期，并輸出延遲的截斷誤差的第一延遲電路；將第一延遲電路的輸出延遲一個采樣時鐘周期，并輸出延遲的輸出的第二延遲電路；調(diào)節(jié)第一延遲電路的輸出的電平的第一電平轉(zhuǎn)換器；調(diào)節(jié)第二延遲電路的輸出的電平的第二電平轉(zhuǎn)換器；以及將第一和第二電平轉(zhuǎn)換的轉(zhuǎn)換器的輸出加到該輸入信號的加法器。
(4)一種D類放大器將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；階躍響應(yīng)計算器，從PWM電路的輸出信號讀出脈沖寬度，并在將具有該脈沖寬度的脈沖波形應(yīng)用于模擬低通濾波器的時候計算階躍響應(yīng)。
計算階躍響應(yīng)計算器的輸出和D類放大器的輸入端的輸入信號之間的差值的誤差計算器；以及將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
(5)根據(jù)權(quán)利要求(4)的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將延遲電路的輸出加到該輸入信號的加法器。
(6)一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過，并將該低頻率分量提供給負載的模擬低通濾波器；誤差預(yù)測電路，計算在通過使該D類放大器的輸入端的輸入信號受到振幅調(diào)制而獲得的規(guī)則的脈沖響應(yīng)和通過使該輸入信號受到通過PWM電路的脈寬調(diào)制所得到的脈沖響應(yīng)之間的差值；以及將誤差預(yù)測電路的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
(7)一種D類放大器，包括輸出分別通過延遲主時鐘的上升或下降m/n個周期而獲得的輸出信號的延遲電路，其中n是2或大于2的整數(shù)，m是小于n的整數(shù)；選擇電路，基于輸入到該D類放大器的輸入端的輸入信號的第一比特組，選擇延遲電路的一個輸出信號；以及PMW電路，基于主時鐘將該輸入信號的第二比特組轉(zhuǎn)換為脈寬調(diào)制信號，并生成在由輸入信號的第二比特組所指示的時限上升或下降，并且在從由第二比特組所指示的下降或上升時限延遲了該選擇電路的輸出所指示的時間的時限下降或上升的脈沖信號。
(8)根據(jù)(7)的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將該延遲電路的輸出加到該輸入信號的加法器。
(9)根據(jù)(7)的D類放大器，其中延遲電路包括包括環(huán)形排列的多個延遲量可變的反相器的環(huán)形振蕩器；檢測主時鐘和該環(huán)形振蕩器的輸出之間的相位差的相位比較器；控制每一個反相器的延遲量的延遲量控制器；以及提取相位比較器的輸出的低頻分量，并將該低頻分量輸出到延遲量控制器的輸入端的低通濾波器。
(10)一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；調(diào)節(jié)緩沖放大器的輸出電平的電平調(diào)節(jié)器；放大PWM電路的輸出和電平調(diào)節(jié)器的輸出之間的差值的放大器；對該放大器的輸出進行積分的積分器；以及減法器，將積分器的輸出從輸入到該D類放大器的輸入端的輸入信號減去，并將該減法的結(jié)果施加于PWM電路的輸入端。
(11)根據(jù)(10)的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將該延遲電路的輸出加到該輸入信號的加法器。
(12)一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；調(diào)節(jié)模擬低通濾波器的輸出電平的電平調(diào)節(jié)器；低通濾波電路，提取PWM電路的輸出的低頻分量，并且具有與緩沖放大器和負載所構(gòu)成的電路相同的電平特性；放大低通濾波電路的輸出和電平調(diào)節(jié)器的輸出之間的差值的放大器；積分器，對放大器的輸出進行積分；模/數(shù)轉(zhuǎn)換器，將積分器的輸出轉(zhuǎn)換為數(shù)字信號；相位補償器，調(diào)節(jié)模/數(shù)轉(zhuǎn)換器的輸出的相位；以及減法器，將相位補償器的輸出從輸入到該D類放大器的輸入端的輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端。
(13)一種D類放大器，包括第一PWM電路，將信號轉(zhuǎn)換為脈寬調(diào)制信號；緩沖放大器，放大第一PWM電路的輸出；模擬低通濾波器，允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載；延遲電路，將截斷誤差延遲第一PWM電路的一個主時鐘周期，并輸出延遲的截斷誤差；第二PWM電路，具有與第一PWM電路相同的特性；數(shù)字濾波器，對第二PWM電路的輸出進行濾波，該數(shù)字濾波器具有與該模擬低通濾波器相同的濾波器特性；誤差計算器，計算該數(shù)字濾波器的輸出和輸入到該D類放大器的輸入端的輸入信號之間的差值；減法器，將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于第二PWM電路的輸入端；以及加法器，將減法器的輸出和延遲電路的輸出相加，并將該加法的結(jié)果施加于第一PWM電路。
根據(jù)該發(fā)明，不需使用任何模/數(shù)轉(zhuǎn)換器就能夠減少失真。此外，根據(jù)該發(fā)明，不需增加PWM電路的時鐘頻率就能夠?qū)討B(tài)范圍擴大到大于傳統(tǒng)的動態(tài)范圍。


圖1是示出根據(jù)本發(fā)明的第一實施例的D類放大器的結(jié)構(gòu)的框圖。
圖2是示出圖1中的模擬低通濾波器5的躍階響應(yīng)的圖和方程式。
圖3是示出根據(jù)本發(fā)明的第二實施例的D類放大器的結(jié)構(gòu)的框圖。
圖4是示出根據(jù)本發(fā)明的第三實施例的D類放大器的結(jié)構(gòu)的框圖。
圖5是示出根據(jù)本發(fā)明的第四實施例的D類放大器的結(jié)構(gòu)的框圖。
圖6是示出圖5的延遲抽頭電路的結(jié)構(gòu)的框圖。
圖7是示出圖6的反相器20的結(jié)構(gòu)的電路圖。
圖8是示出圖5中所示的D類放大器的工作的時序圖。
圖9是示出根據(jù)本發(fā)明的第五實施例的D類放大器的結(jié)構(gòu)的框圖。
圖10是示出第五實施例的變型的框圖。
圖11是示出第五實施例的變型的框圖。
圖12是示出根據(jù)本發(fā)明的第六實施例的D類放大器的結(jié)構(gòu)的框圖。
圖13是示出根據(jù)本發(fā)明的第七實施例的D類放大器的結(jié)構(gòu)的框圖。
圖14是示出根據(jù)本發(fā)明的第八實施例的D類放大器的結(jié)構(gòu)的框圖。
圖15是示出第八實施例的效果的圖。
圖16是示出理想階躍響應(yīng)的直線、LPF(z)的曲線以及它們之間的差值Δ(z)，解釋第四實施例的圖和方程式。
優(yōu)選實施例的說明第一實施例在下面將參考附圖來說明本發(fā)明的實施例。圖1是示出根據(jù)本發(fā)明的第一實施例的D類放大器的結(jié)構(gòu)的框圖。在圖1中，參考數(shù)字1表示輸入輸入數(shù)據(jù)(數(shù)字音樂數(shù)據(jù)、PCM數(shù)據(jù)等等)的輸入端，2表示用于將第二輸入端的數(shù)據(jù)從第一輸入端的數(shù)據(jù)中減去的計算器，3表示PWM電路，4表示緩沖放大器，5表示基于L(線圈)和C(電容器)的模擬低通濾波器，6表示負載(揚聲器)，7表示具有與低通濾波器5相同的濾波器特性的數(shù)字低通濾波器，8表示用于計算輸入數(shù)據(jù)和低通濾波器7的輸出之間的誤差Δ(z)的誤差計算器。
在上述結(jié)構(gòu)中，數(shù)字低通濾波器7的輸出結(jié)果是數(shù)字信號，在該數(shù)字信號中，數(shù)字化了與施加于負載6的模擬信號的近似相同的波形，并且該數(shù)字信號不包含任何由緩沖放大器4和模擬低通濾波器5引起的失真。于是，誤差計算器8的輸出數(shù)據(jù)Δ(z)被設(shè)置為相應(yīng)于輸出信號的失真的數(shù)據(jù)。因此通過在計算器2中將數(shù)據(jù)Δ(z)從輸入數(shù)據(jù)中減去，并將該減法的結(jié)果施加于PWM電路3，可以減少失真。而且，數(shù)字低通濾波器7可以應(yīng)用相位補償，以便使包含數(shù)字低通濾波器7的環(huán)路穩(wěn)定。
第二實施例有必要將上述電路的工作頻率提高到PWM電路3的采樣頻率的大約幾十倍高，因此在電路(DSP；數(shù)字信號處理器，等等)中需要高速計算來實現(xiàn)數(shù)字低通濾波器7。所以，圖3示出了不使用數(shù)字低通濾波器7就能夠達到相同的效果的根據(jù)本發(fā)明的第二實施例。這個實施例與圖1中的電路的不同之處在于提供躍階響應(yīng)電路9，而不是數(shù)字低通濾波器7。
這個實施例的原理如下。由于PWM電路3的輸出能夠僅由輸入數(shù)據(jù)的周期和啟動時間(ON-time)來表示，所以當PWM電路3的輸出施加于模擬低通濾波器5的時候的操作與躍階波形施加于模擬低通濾波器5的時候的響應(yīng)相同，因此該模擬低通濾波器的躍階響應(yīng)能夠通過公知的躍階響應(yīng)計算來計算。圖2示出了表示模擬低通濾波器5的躍階響應(yīng)的曲線，而這個方程式則是躍階響應(yīng)g(t)的計算方程式的一個實例。圖2中的曲線是通過繪制這個方程式的值g(t)而取得的。因此，從自PWM電路3輸出的數(shù)據(jù)讀出啟動時間，計算模擬低通濾波器5的躍階響應(yīng)，并通過誤差計算器8來計算該計算結(jié)果和輸入端1的輸入數(shù)據(jù)之間的差值，由此計算誤差Δ(z)。在該情況下，躍階響應(yīng)可以通過模擬低通濾波器5的特性方程式的拉普拉斯逆變換來計算。作為替換，可以預(yù)先進行實測，在表中存儲該測量結(jié)果，并內(nèi)插中間數(shù)據(jù)值。在使用表的情況下，基于負載6的失真也可以一起存儲，因此也可以實現(xiàn)負載的特性曲線校正。此外，對在PWM電路3中的在上升/下降時間的舍入誤差進行校正是有可能的。
第三實施例圖4是示出根據(jù)本發(fā)明第三實施例的結(jié)構(gòu)的框圖。這個實施例與圖3中所示的不同之處在于，提供PWM誤差預(yù)測電路10來代替圖3的誤差計算器8和躍階響應(yīng)電路9。
基于通過對輸入端1的輸入數(shù)據(jù)進行振幅調(diào)制而取得的校正脈沖響應(yīng)和預(yù)測PWM電路3的脈沖響應(yīng)之間的差值，PWM誤差預(yù)測電路10計算誤差Δ(z)，并輸出該誤差到運算器2。特別說明一下，當模擬低通濾波器5是LC濾波器(參見圖13)的時候，包括模擬低通濾波器5和負載6的電路的阻抗如下Z(s)＝R+sL+Zp(C，L)R該通路的串聯(lián)電阻Zp(C，L)包括電容器和負載的并聯(lián)電路的阻抗這個阻抗的階躍響應(yīng)如下g(t)＝L-1{E/Z(z)·(1/s)}＝(1-ke(αt)sin(βt))當從輸入數(shù)據(jù)的上升開始的時間是用t表示的時候，誤差Δ(z)是理想階躍響應(yīng)K1·t和階躍響應(yīng)g(t)之間的差值，或者如下Δ(z)＝K1·t-g(t)K1理想積分器的階躍響應(yīng)的增益確定K1的值，以便在g(t)的上升部分與該增益相配。圖16示出了理想階躍響應(yīng)的直線，LPF(z)的階躍響應(yīng)的曲線，以及它們之間的差值Δ(z)。這個實施例具有這樣的優(yōu)點，沒有反饋環(huán)路，因此不存在振蕩。
第四實施例接下來，將參考圖5至8來說明本發(fā)明的第四實施例。
圖5是示出根據(jù)第四實施例的D類放大器的主要部件的結(jié)構(gòu)的框圖。在圖5中，參考數(shù)字1表示輸入輸入數(shù)據(jù)的輸入端?，F(xiàn)在，假定輸入數(shù)據(jù)的比特數(shù)目被設(shè)置為15比特。12表示PWM電路，并且該內(nèi)部電路的比特數(shù)目被設(shè)置為10比特。在該情況下，輸入數(shù)據(jù)的高位10比特被輸入到PWM電路12。13表示輸入主時鐘Φa的端子，該主時鐘Φa被輸入到PWM電路12和延遲抽頭電路14。延遲抽頭電路14是用于通過使主時鐘Φa延遲0/32個周期、1/32個周期、2/32個周期、……、31/32個周期來分別生成時鐘脈沖Φb0、Φb1、Φb2、……、Φb31的電路。這些脈沖Φb0至Φb31被輸出到選擇器15。選擇器15基于輸入數(shù)據(jù)的低位的5比特，選擇時鐘脈沖Φb0至Φb31中的任何一個，并將它輸出到PWM電路12。
圖6是示出延遲抽頭電路14的結(jié)構(gòu)的框圖。在圖6中，17表示相位比較器，18表示低通濾波器，19表示電壓/電流轉(zhuǎn)換電路，而20表示32個相互串聯(lián)連接的反相器。反相器20是延遲量根據(jù)電壓/電流轉(zhuǎn)換電路19的輸出而改變的延遲量可變的反相器，而圖7則示出了反相器20的結(jié)構(gòu)。在圖7中，25表示電流反射鏡電路，26表示反向電流反射鏡電路，而27至34表示MOS FET。限流MOS FET 27、31、30、34提供在包括MOS FET 28、29、32、33的反向電路的上及下側(cè)，電流由電流反射鏡電路25、26限制。寄生電容C的充電由這個電流控制，由此能夠改變延遲量。
在圖6中，通過將最前部的反相器20的輸入端連在最后面的反相器20的輸出端上，32個反相器20構(gòu)成了一個環(huán)形振蕩器22。該最后面的反相器20的輸出被輸入到相位比較器17的一個輸入端。包括相位比較器17、低通濾波器18、電壓/電流轉(zhuǎn)換電路19以及環(huán)形振蕩器22的電路構(gòu)成了PLL(鎖相環(huán))。在這種結(jié)構(gòu)中，環(huán)形振蕩器22與輸入到相位比較器17的另一個輸入端的主時鐘Φa同步地以相同的頻率振蕩。因此，通過分別使主時鐘Φa延遲1/32個周期、2/32個周期、……、31/32個周期而取得的時鐘脈沖Φb1至Φb31被作為反相器20的各個的輸出。反相器20的輸出被每隔一個輸出被倒相，因此反相器21每隔一個輸出被插入以匹配該相位。
為了多生多個延遲各個固定量的時鐘脈沖，它們可以僅僅通過排列延遲元件來產(chǎn)生。但是，這種結(jié)構(gòu)難以生成通過精確地將主時鐘Φa分成32個相等的部分而取得的時鐘脈沖，而上述結(jié)構(gòu)有效地生成了相應(yīng)于精確相等地劃分的主時鐘Φa的32個部分的時鐘。
返回到圖5，PWM電路12與上述圖1(圖3、圖4)的PWM電路3的不同在于下面的特點。就是，圖1的PWM電路3生成并輸出上升和下降與圖8A和圖8B中所示主時鐘Φa的上升同步的脈沖。因此，圖1的PWM電路3的分辨能力是由主時鐘Φa的頻率確定的。另一方面，當從選擇器15輸出的時鐘脈沖Φb被設(shè)置為Φbx的時候，圖5的PWM電路12生成這樣的脈沖與主時鐘Φa同步地上升，但是在與圖1的PWM電路3的下降的相同時間之后的時鐘脈沖Φbx的第一個上升點下降。也就是，在PWM電路12中，輸出脈沖的下降時限被延遲了相應(yīng)于輸入端1的輸入數(shù)據(jù)的低位5比特的時間。因此，分辨率和動態(tài)范圍能夠得到提高。例如在主時鐘Φa是300MHz的情況中，即使在圖1的結(jié)構(gòu)中動態(tài)范圍等于大概50dB，在圖5的結(jié)構(gòu)中動態(tài)范圍也能被提高到90dB。
第五實施例接下來，將參考圖9至11來說明根據(jù)本發(fā)明的第五實施例。
圖9是示出根據(jù)本發(fā)明第五實施例的D類放大器的結(jié)構(gòu)的框圖。這個實施例與圖1中所示的實施例的不同之處在于，提供一個一階延遲電路40(噪聲整形器)，用于將在PWM電路中發(fā)生的截斷誤差延遲一個輸入到PWM電路3的輸入信號的采樣時鐘周期，以及將所延遲的截斷誤差返回計算器2。計算器2將誤差計算器8的輸出從輸入端1的輸入數(shù)據(jù)中減去，將該減法的結(jié)果與一階延遲電路40的輸出相加，然后輸出它。
在這里，截斷誤差是基于輸入數(shù)據(jù)的比特數(shù)目和PWM電路3的比特數(shù)目之間的差值的誤差。例如，當輸入數(shù)據(jù)是0.505，而PWM電路3只能輸出具有輸入數(shù)據(jù)的0.50的脈沖寬度的信號的時候，截斷誤差Δd＝0.005。因此，將截斷誤差Δd延遲一個時鐘，并將其返回輸入側(cè)。
上述一次延遲電路40構(gòu)成了一階1R濾波器，它的傳遞函數(shù)如下。
1/(1-ZS-1)當輸入PWM電路3的輸入信號(數(shù)字音樂數(shù)據(jù))的采樣頻率設(shè)置為320kHz的時候，由于一階延遲電路以6dB/oct提供抑制噪聲的效果，在輸出音頻信號是20kHz的時候動態(tài)范圍能夠提高大概24dB。此外，如果使用二階延遲電路，而不是一階延遲電路40，那么動態(tài)范圍能夠提高大概48dB。圖10示出了當使用二階延遲電路的時候的結(jié)構(gòu)，該二階延遲電路的傳遞函數(shù)如下1/(1-AZS-1-BZS-2)在圖10中，41和42表示用于延遲輸入到PWM電路3的輸入信號的采樣時鐘的延遲電路，而43和44分別表示用于乘以常數(shù)A、B的乘法器。
圖9和10中所述的電路有這樣的問題，反饋環(huán)路是重疊的，難以設(shè)計穩(wěn)定的環(huán)路。圖11示出了一個能夠解決這個問題的電路。在圖11中所示的電路中，具有與PWM電路3相同的結(jié)構(gòu)的PWM電路3a連在計算器2的輸出上，而包括數(shù)字低通濾波器7和誤差計算器8的反饋環(huán)路連在PWM電路3a的輸出上。因此，具有數(shù)字低通濾波器7的反饋環(huán)路和具有截斷誤差Δd的反饋環(huán)路是不同的環(huán)路。計算器2的輸出被輸入到新提供的計算器2a，并與計算器2a中的延遲電路40的輸出相加。這個加法的結(jié)果被輸入到PWM電路3。
第六實施例接下來，將說明本發(fā)明的第六實施例。圖12是示出根據(jù)本發(fā)明的第六實施例的結(jié)構(gòu)的框圖，在圖12中，相應(yīng)于圖1的這些部件的部件是用相同的參考數(shù)字表示的，它們的說明被省略了。在圖12中，51表示前緩沖器，52表示衰減器。衰減器52對緩沖放大器4的輸出電平進行衰減，直到前緩沖器51的輸出電平為止。53表示用于放大前緩沖器51的輸出和衰減器52的輸出之間的差值的差分放大器，而54表示積分器。積分器54對差分放大器53的輸出進行積分，它是通過復(fù)位信號Re來復(fù)位的。55表示一個比較器，在積分器54的輸出不大于一個固定值的時候向計算器2輸出數(shù)據(jù)“0”，在積分器54的輸出不小于該固定值的時候向計算器2輸出數(shù)據(jù)“1”。輸出數(shù)據(jù)“1”被作為積分器54的復(fù)位信號輸出。
這個實施例的工作如下。就是說，在緩沖放大器4的后級的低通濾波器的時間常數(shù)很大，在許多情形下，負載是由低通濾波器5的輸出直接驅(qū)動的，所以緩沖放大器4所需的電容很大。因此，由于振鈴或電壓變化而不能取得正確的矩形波形，發(fā)生了失真。因此，在這個實施例中，用于主緩沖器4和驅(qū)動主緩沖器4的前緩沖器51的電源是分開的，調(diào)節(jié)它們的電壓以求彼此相等。其后，用差分放大器53確定緩沖放大器4的輸入和輸出之間的信號差值(失真分量)，對如此確定的信號差值進行積分，并在該積分值超過一個預(yù)置的固定值的時候?qū)⒃摲e分值加到PWM電路3的輸入側(cè)。在這個時候，同時復(fù)位積分器54?？墒褂秒娮杵骱蚅PF以在DC附近的增益，以便穩(wěn)定該環(huán)路。在該情況下，不必復(fù)位積分器54。此外，積分器54可以受到相位補償，以穩(wěn)定該環(huán)路，或可以執(zhí)行模擬處理而不是數(shù)字處理。
第七實施例接下來，將說明根據(jù)本發(fā)明的第七實施例。圖13是示出根據(jù)本發(fā)明的第七實施例的結(jié)構(gòu)的框圖。在圖13中，相應(yīng)于圖12中所示的部件的部件是用相同的參考數(shù)字來表示的，它們的說明被省略了?？紤]到失真存在于包括線圈5a和電容器5b的低通濾波器5中，這個實施例是旨在消除基于緩沖放大器4的失真和基于低通濾波器5的失真的電路。在圖13中，61表示二階模擬濾波器，具有與包括低通濾波器5和負載6的電路60相同的傳遞特性。也就是，二階模擬濾波器61的輸出變成不包括基于緩沖放大器4和低通濾波器5的失真的音樂波形，成為差分放大器53的第一輸入端的輸入。另一方面，在負載6的輸入端的信號受到衰減器52的電平調(diào)節(jié)，并被輸入到差分放大器53的第二輸入端。
差分放大器53對這兩個信號之間的差值進行放大，以提取基于緩沖放大器4和低通濾波器5的失真分量，并向積分器54輸出該失真分量。積分器54對差分放大器53的輸出進行積分，并將其輸出到模/數(shù)轉(zhuǎn)換器64。模/數(shù)轉(zhuǎn)換器64將積分器54的輸出轉(zhuǎn)換為數(shù)字數(shù)據(jù)，并通過用于防止振蕩的相位補償電路65將該數(shù)字數(shù)據(jù)輸出到計算器2。計算器2將相位補償電路65的輸出從輸入端1的輸入數(shù)據(jù)中減去，并將該減法的結(jié)果輸出到PWM電路3。
比較器可以用作1比特的模/數(shù)轉(zhuǎn)換器來代替圖12的情況中的模/數(shù)轉(zhuǎn)換器64。積分器54可以不按照模擬部分來處理數(shù)據(jù)，而是按照具有數(shù)字部分的相位補償電路65來處理數(shù)據(jù)。
圖14是示出本發(fā)明的第八實施例的結(jié)構(gòu)的框圖，該實施例是通過組合上述各個實施例而構(gòu)成的，組合了圖5、圖11和圖12的實施例。在圖14中，用于圖5的選擇器15和PWM電路12中的降落的調(diào)節(jié)的電路部分，被示作細調(diào)電路15a。
不必說，也可以使用除上述組合以外的其它各種組合。
上述第八實施例的效果在圖15中示出了。PWM的分辨率在使用普通時鐘的時候等于大概1024(210)階，如果使用大概3ns(333MHz)的主時鐘并且采樣頻率設(shè)置為320kHz，那么動態(tài)范圍就等于大概60dB。當分辨率通過使用延遲抽頭電路14而得到提高的時候，考慮到電路的抖動，在大概90ps處，分辨率被提高到前述主時鐘的大概32(25)倍，因而動態(tài)范圍被提高30dB。當模擬低通濾波器5是二階的時候，假定PWM電路3的低位的比特的Δ∑噪聲整形器是二階的，那么如果輸出20kHz(圖10)的音頻信號，就減少了24dB{20*Log(20k/320k)}的噪聲。當輸出1kHz的音頻信號的時候噪聲減少50dB。結(jié)果，總動態(tài)范圍在輸出20kHz的音頻信號的時候等于114dB，而在輸出1kHz的音頻信號的時候等于140dB。此外，基于噪聲整形的廣域噪聲和基于PWM采樣的翻轉(zhuǎn)噪聲被模擬低通濾波器5減少了，而PWM轉(zhuǎn)換的殘留噪聲則被數(shù)字低通濾波器7減少了。
權(quán)利要求
1.一種D類放大器，其包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；對PWM電路的輸出進行濾波的數(shù)字濾波器，該數(shù)字濾波器具有與該模擬低通濾波器相同的濾波器特性；計算數(shù)字濾波器的輸出和該D類放大器的輸入端的輸入信號之間的差值的誤差計算器；以及將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
2.根據(jù)權(quán)利要求1的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將延遲電路的輸出加到該輸入信號的加法器。
3.根據(jù)權(quán)利要求1的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的信號的采樣時鐘周期，并輸出延遲的截斷誤差的第一延遲電路；將第一延遲電路的輸出延遲一個采樣時鐘周期，并輸出延遲的輸出的第二延遲電路；調(diào)節(jié)第一延遲電路的輸出的電平的第一電平轉(zhuǎn)換器；調(diào)節(jié)第二延遲電路的輸出的電平的第二電平轉(zhuǎn)換器；以及將第一和第二電平轉(zhuǎn)換的轉(zhuǎn)換器的輸出加到該輸入信號的加法器。
4.一種D類放大器，其包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；階躍響應(yīng)計算器，從PWM電路的輸出信號讀出脈沖寬度，并計算在將具有該脈沖寬度的脈沖波形應(yīng)用于模擬低通濾波器的時候的階躍響應(yīng)。計算階躍響應(yīng)計算器的輸出和該D類放大器的輸入端的輸入信號之間的差值的誤差計算器；以及將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
5.根據(jù)權(quán)利要求4的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將延遲電路的輸出加到該輸入信號的加法器。
6.一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過，并將該低頻率分量提供給負載的模擬低通濾波器；誤差預(yù)測電路，計算通過使該D類放大器的輸入端的輸入信號受到振幅調(diào)制而獲得的規(guī)則的脈沖響應(yīng)和通過使該輸入信號受到通過PWM電路的脈寬調(diào)制所得到的脈沖響應(yīng)之間的差值；以及將誤差預(yù)測電路的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端的減法器。
7.一種D類放大器，包括將分別通過延遲主時鐘的上升或下降m/n個周期而獲得的輸出信號輸出的延遲電路，其中n是2或大于2的整數(shù)，m是小于n的整數(shù)；選擇電路，基于輸入到該D類放大器的輸入端的輸入信號的第一比特組，選擇延遲電路的一個輸出信號；以及PMW電路，基于主時鐘將該輸入信號的第二比特組轉(zhuǎn)換為脈寬調(diào)制信號，并生成脈沖信號，該脈沖信號在由輸入信號的第二比特組所指示的時限上升或下降，并且在從由第二比特組所指示的下降或上升時限延遲了該選擇電路的輸出所指示的時間的時限下降或上升。
8.根據(jù)權(quán)利要求7的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將該延遲電路的輸出加到該輸入信號的加法器。
9.根據(jù)權(quán)利要求7的D類放大器，其中該延遲電路包括包括環(huán)形排列的多個延遲量可變的反相器的環(huán)形振蕩器；檢測主時鐘和該環(huán)形振蕩器的輸出之間的相位差的相位比較器；控制每一個反相器的延遲量的延遲量控制器；以及提取相位比較器的輸出的低頻分量，并將該低頻分量輸出到延遲量控制器的輸入端的低通濾波器。
10.一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；調(diào)節(jié)緩沖放大器的輸出電平的電平調(diào)節(jié)器；放大PWM電路的輸出和電平調(diào)節(jié)器的輸出之間的差值的放大器；對該放大器的輸出進行積分的積分器；以及減法器，將積分器的輸出從輸入到該D類放大器的輸入端的輸入信號減去，并將該減法的結(jié)果施加于PWM電路的輸入端。
11.根據(jù)權(quán)利要求10的D類放大器，還包括將截斷誤差延遲一個輸入到PWM電路的輸入信號的采樣時鐘周期，并輸出延遲的截斷誤差的延遲電路；以及將該延遲電路的輸出加到該輸入信號的加法器。
12.一種D類放大器，包括將信號轉(zhuǎn)換為脈寬調(diào)制信號的PWM電路；放大PWM電路的輸出的緩沖放大器；允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載的模擬低通濾波器；調(diào)節(jié)模擬低通濾波器的輸出電平的電平調(diào)節(jié)器；提取PWM電路的輸出的低頻分量，具有與緩沖放大器和負載所構(gòu)成的電路相同的電平特性的低通濾波器電路；放大器，放大低通濾波電路的輸出和電平調(diào)節(jié)器的輸出之間的差值；積分器，對放大器的輸出進行積分；模/數(shù)轉(zhuǎn)換器，將積分器的輸出轉(zhuǎn)換為數(shù)字信號；相位補償器，調(diào)節(jié)模/數(shù)轉(zhuǎn)換器的輸出的相位；以及減法器，將相位補償器的輸出從輸入到該D類放大器的輸入端的輸入信號中減去，并將該減法的結(jié)果施加于PWM電路的輸入端。
13.一種D類放大器，包括第一PWM電路，將信號轉(zhuǎn)換為脈寬調(diào)制信號；緩沖放大器，放大第一PWM電路的輸出；模擬低通濾波器，允許緩沖放大器的輸出的低頻率分量通過并將該低頻率分量提供給負載；延遲電路，將截斷誤差延遲一個第一PWM電路的主時鐘周期，并輸出延遲的截斷誤差；第二PWM電路，具有與第一PWM電路相同的特性；數(shù)字濾波器，對第二PWM電路的輸出進行濾波，該數(shù)字濾波器具有與該模擬低通濾波器相同的濾波器特性；誤差計算器，計算該數(shù)字濾波器的輸出和輸入到該D類放大器的輸入端的輸入信號之間的差值；減法器，將誤差計算器的輸出從該輸入信號中減去，并將該減法的結(jié)果施加于第二PWM電路的輸入端；以及加法器，將減法器的輸出和延遲電路的輸出相加，并將該加法的結(jié)果施加于第一PWM電路。
全文摘要
PWM電路將計算器的輸出數(shù)據(jù)轉(zhuǎn)換為脈寬調(diào)制信號，并經(jīng)由緩沖放大器和低通濾波器將其輸出到負載(揚聲器)。數(shù)字低通濾波器具有與低通濾波器相同的濾波器特性。誤差計算器計算該輸入數(shù)據(jù)和該濾波器的輸出之間的誤差Δ(z)，并將其輸出到計算器。該濾波器的輸出變?yōu)榫哂信c施加于該負載的模擬信號基本相同的數(shù)字化的波形的數(shù)字信號，而且在該數(shù)字信號中不包含失真。因此誤差計算器的輸出數(shù)據(jù)Δ(z)成為相應(yīng)于輸出信號的失真的數(shù)據(jù)。在計算器中，數(shù)據(jù)Δ(z)被從該輸入數(shù)據(jù)中減去，該減法的結(jié)果被施加于PWM電路以減少失真。
文檔編號H03F3/38GK1694350SQ20051006872
公開日2005年11月9日 申請日期2005年4月29日 優(yōu)先權(quán)日2004年4月30日
發(fā)明者森島守人 申請人:雅馬哈株式會社